EDA工具提供便攜高效設計環(huán)境

我國的便攜能源消費市場(chǎng)會(huì )比2011年提高30%-50%的購買(mǎi)量。隨著(zhù)FPGA硅芯片的更新?lián)Q代，FPGA產(chǎn)品的門(mén)數量不斷增加，性能與專(zhuān)門(mén)功能逐漸加強，使得FPGA在電子系統領(lǐng)域能夠取代此前只有ASIC和ASSP才能發(fā)揮的作用。但是，FPGA必須有適當的設計工具輔助，讓設計人員充分發(fā)揮其作用，否則再好的產(chǎn)品也毫無(wú)意義。

　　提供便攜高效設計環(huán)境

　　針對混合系統構架開(kāi)發(fā)，提供快速系統建模平臺Impulse C進(jìn)行系統模型的搭建。

　　如今FPGA已進(jìn)入硅片融合時(shí)代，集成了DSP、ARM等，這種混合系統架構需要更好的開(kāi)發(fā)環(huán)境，如嵌入式軟件工具OS支持、DSP編程、基于C語(yǔ)言的編程工具、系統互聯(lián)、綜合和仿真以及時(shí)序分析。為此，Aldec（阿爾戴）公司針對混合系統構架開(kāi)發(fā)，提供了先進(jìn)的基于ESL（Electronic System Level）的快速系統建模平臺Impulse C進(jìn)行系統模型的搭建。在此環(huán)境下，設計師可以采用高級語(yǔ)言C對系統進(jìn)行描述，快速建立目標系統模型，并進(jìn)行驗證。一旦系統模型建立，就可以在Impulse C環(huán)境中，對所建立的系統模型進(jìn)行軟硬件劃分及協(xié)同驗證，以確保所建系統模型能夠滿(mǎn)足目標系統的要求，然后通過(guò)C綜合手段，將系統的硬件部分自動(dòng)優(yōu)化到目標FPGA中，同時(shí)自動(dòng)生成系統軟硬件接口和互聯(lián)信息。

　　對于C語(yǔ)言綜合方案，Aldec的Impulse C可提供從基于C語(yǔ)言的設計/算法到RTL級描述的快速、可靠轉化;可提供完整可靠的系統設計驗證、豐富的系統優(yōu)化手段、廣泛的目標平臺支持。Impulse C還支持嵌入式軟硬件加速系統及計算加速系統設計?；贑的應用，通過(guò)Impulse C轉化后的HDL代碼，為后期靜態(tài)規則檢測、動(dòng)態(tài)驗證及設計評測提供來(lái)源和依據，從而保證HDL設計的可靠性。

　　針對FPGA設計，Aldec提供了業(yè)內領(lǐng)先的完備的設計驗證解決方案，其中Active-HDL是管理、開(kāi)發(fā)、輸入、仿真及驗證分析系統。它集成了FPGA設計中的各種工具，集多種設計輸入手段、仿真調試技術(shù)、廠(chǎng)商與第三方的綜合和實(shí)現工具以及所有主流廠(chǎng)商的庫于一體，為工程師提供了一個(gè)易用、功能強大、性能優(yōu)越、高效的解決方案，使設計師能夠以最快的速度設計出復雜、性?xún)r(jià)比更高的電子產(chǎn)品，大大縮短產(chǎn)品的設計周期。Active-HDL提供多種設計輸入支持，通過(guò)采用多種專(zhuān)利技術(shù)極大地提高了仿真速度，工具可支持單內核混合仿真。此外，Active-HDL還提供多種實(shí)用且功能強大的時(shí)序分析及糾錯手段，加快了調試進(jìn)程并最大限度地保證了可靠性。

　　對于靜態(tài)規則檢查，Aldec提供Alint作為全面、高效、多層次的規則檢查工具。Alint采用PBL（Phase-Based Linting）方法學(xué)的檢查原理，提供對主流規則庫（如STARC、DO-254、RMM等）的支持，從設計輸入入手，保證后期邏輯實(shí)現的質(zhì)量及可靠性，進(jìn)而縮短開(kāi)發(fā)周期，降低成本。

　　針對更高的仿真驗證加速需求，Aldec提供了HES硬件實(shí)物級仿真驗證加速平臺，該平臺有多項專(zhuān)有技術(shù)保證仿真驗證速度在數量級上的飛躍，同時(shí)實(shí)物驗證環(huán)境保障了邏輯設計的可靠性。

　　總之，Aldec的工具可提供便捷高效的設計環(huán)境、安全可靠的設計保障及顯著(zhù)的設計/驗證/仿真效率。

　　第三方專(zhuān)業(yè)EDA工具需求持續增長(cháng)

　　FPGA的應用范圍越來(lái)越廣，這給第三方工具和開(kāi)發(fā)平臺提供商帶來(lái)了新的商機與挑戰。

　　目前的主流FPGA器件廠(chǎng)商也提供部分開(kāi)發(fā)套件，但是這些開(kāi)發(fā)工具大都只能滿(mǎn)足基本開(kāi)發(fā)流程所需的功能，并主要側重于后端的綜合、布局布線(xiàn)、FPGA芯片的物理結構及新器件的開(kāi)發(fā)，對于最為重要的前端設計、驗證和評測支持甚少，這些都需要專(zhuān)業(yè)的第三方EDA工具提供支持。

　　隨著(zhù)專(zhuān)業(yè)化分工越來(lái)越細，FPGA器件廠(chǎng)商將大量精力投入到FPGA器件工藝的升級換代、提高集成化程度、降低功耗、擴充硬件功能等方面，而可編程芯片的軟件設計、驗證等則需要越來(lái)越強大的第三方EDA工具的支持。第三方專(zhuān)業(yè)EDA廠(chǎng)商會(huì )將主要精力投放在可編程器件設計驗證專(zhuān)業(yè)軟件的開(kāi)發(fā)，并旨在提高設計的效率、可靠性和精度上，而FPGA供應商則專(zhuān)注于提供性能更好、集成度更