<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > FPGA兩難問(wèn)題 混合系統架構來(lái)解決

FPGA兩難問(wèn)題 混合系統架構來(lái)解決

作者: 時(shí)間:2013-09-10 來(lái)源:網(wǎng)絡(luò ) 收藏

在新的半導體制造工藝中,通常是最先被采用、驗證和優(yōu)化該工藝的器件之一。Altera公司資深副總裁,首席技術(shù)官Misha Burich認為,目前業(yè)界正面臨著(zhù)靈活性和效率的兩難選擇,集成微處理器+DSP+專(zhuān)用IP+可編程架構的“混合”將有望發(fā)揮巨大優(yōu)勢。以Altera Stratix V 為例,該產(chǎn)品具有可高度靈活配置的28Gbps收發(fā)器,但是,在當今以系統為導向的環(huán)境下,僅做到這一步還遠遠不夠。因為串行鏈路還需要速度足夠快的控制器,控制器需要高速的片上總線(xiàn)和緩存。同時(shí),所有這些模塊還必須滿(mǎn)足能耗要求。

  高速串行鏈路并不是唯一的實(shí)例。當今的很多系統設計包括以及一個(gè)甚至多個(gè)32位嵌入式處理器。是購買(mǎi)CPU作為專(zhuān)用標準產(chǎn)品IC或高級控制器,還是在FPGA中實(shí)現CPU是使用可編程架構中的軟內核,還是選擇SoC FPGA等支持硬核ARM處理器的FPGA在高速緩存、DRAM控制器以及加速器之間怎樣劃分才能實(shí)現帶寬最大的數據流?這些答案最終都取決于具體應用。不論對于FPGA供應商有多么方便,都沒(méi)有適用于所有用戶(hù)的一個(gè)統一解決方案。

  2012年,很多非常具有競爭力的系統設計團隊將會(huì )高度專(zhuān)業(yè)化,他們需要全套的IP內核、自動(dòng)IP裝配工具和完整的參考設計,需要IC供應商提供所需的系統平臺。Altera不可能只通過(guò)采用單一工藝和幾種不同容量/引腳輸出的一顆芯片來(lái)服務(wù)于用戶(hù)。為能夠滿(mǎn)足不同應用的需求,FPGA廠(chǎng)商必須提供收發(fā)器設計選擇、實(shí)現接口控制器、內部存儲器模塊容量,速度和功耗、內部總線(xiàn)結構的硬件架構,以及涵蓋綜合/仿真/時(shí)序分析、系統互聯(lián)、基于C語(yǔ)言的編程工具、DSP編程、嵌入式軟件工具在內的開(kāi)發(fā)環(huán)境。

  Misha Burich稱(chēng),Altera注意到了一些FPGA產(chǎn)品新的應用機會(huì ),包括服務(wù)器中用于硬件加速、固態(tài)硬盤(pán)、SoC FPGA支持車(chē)載輔助駕駛等,而3D封裝和OpenCL將是實(shí)現硅片融合的關(guān)鍵支撐技術(shù)。日前,Altera宣布采用TSMC的CoWoS(基底晶圓芯片生產(chǎn))技術(shù),開(kāi)發(fā)出全球首顆能夠整合多元(Heterogeneous)技術(shù)的3D IC測試芯片?!笆怯脩?hù)和應用推動(dòng)了將異構系統集成到一個(gè)封裝中?!盡isha Burich表示,“此項創(chuàng )新將模擬、邏輯及內存等各種不同芯片技術(shù)堆棧于單一芯片上組合而成,極大的提高了系統性能、在更小封裝的基礎上大幅降低系統功耗和成本?!?/P>

  在利用OpenCL編程FPGA方面,據稱(chēng)Altera已開(kāi)發(fā)出一款處于原型階段的軟件工具,它能在FPGA上完成獲取OpenCL代碼、編譯等工作,且具有足夠好的性能,對產(chǎn)品面市時(shí)間和效能產(chǎn)生了積極影響,目前正在向垂直市場(chǎng)中形形色色的公司(例如高性能計算、氣象和金融建模、雷達和醫療等)介紹并聯(lián)合測試該軟件。Altera方面稱(chēng),由于了解垂直市場(chǎng)具有多樣化需求,且該軟件正優(yōu)化代碼以提升功能,所以新軟件仍處在定義階段?!把巯?,我們僅僅是發(fā)布了一個(gè)程序,而非一款產(chǎn)品,希望OpenCL規范的未來(lái)版本增加對FPGA使用的流存儲器接口的支持?!盡isha Burich說(shuō)。



關(guān)鍵詞: FPGA 系統架構

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>