DSP+FPGA的機載總線(xiàn)接口板研究（二）
加入技術(shù)交流群
圖6 DSP與FPGA的連接示意圖
DSP提供I/O操作信號/IS、讀寫(xiě)選定信號R/W、讀使能信號/RD、寫(xiě)使能信號/WE以及地址線(xiàn)低四位A0、A1、A2、A3。通過(guò)這些控制邏輯信號可區分四路通道及每路通道的高低字。
DSP和FPGA提供的其它輔助的控制和狀態(tài)信號還包括：四路發(fā)送使能信號/ENTX[03],低電平有效;四路發(fā)送停止信號/TXT[03],低電平有效;接收數據到達信號/RER[03],用于告知DSP準備接收某一路通道已經(jīng)到達的數據;發(fā)送數據準備好信號/TXR[03]信號，用于告知各個(gè)發(fā)送通道中是否還有未發(fā)出的數據暫存在FIFO里，低電平表示沒(méi)有數據;發(fā)送通道FIFO滿(mǎn)信號FUL[03],高電平有效;GLOBCLRN信號，用于FPGA初始化時(shí)對其內部進(jìn)行全局清零;TESTREQ信號，用于對整個(gè)系統的自檢。
整個(gè)電路板是通過(guò)雙口RAM與外設主機進(jìn)行通信的，雙口RAM負責暫存外設要發(fā)送的數據和暫存FPGA處理過(guò)的數據?？砂阉笾路譃?個(gè)區，每一個(gè)區負責存放四路接收通道和四路發(fā)送通道中的一路數據及控制字。利用雙口RAM左右兩中斷的信箱可指揮接口板進(jìn)行相應的操作。4 軟件設計
軟件的設計主要是DSP編程，DSP程序的主要任務(wù)就是初始化、管理DSP外圍電路、控制FPGA的收發(fā)數據以及與外設交互。DSP的主程序流程圖如圖7所示。
圖7 DSP主程序流程圖
整個(gè)接口電路板調試通過(guò)后，經(jīng)過(guò)測試可以同時(shí)接收和發(fā)送四路ARINC429信號。這就解決了以往接口電路板通道數太少的瓶頸。
本系統利用FPGA密度高、結構靈活、設計時(shí)間短和可編程的優(yōu)點(diǎn)，實(shí)現了對某路ARINC429信號的獨立處理，實(shí)現了對FPGA的控制管理及與外設的通信。
評論