采用緊湊式SIP的QFN封裝

　　圖 8 “采用緊湊式 SIP 的 QFN 封裝”封裝設計與市場(chǎng)中現有的 SIP 封裝的細小差異

　　采用緊湊式 SIP 的 QFN 封裝：

　　+ 突破靈活性和封裝/產(chǎn)品可擴展性的限制 à 可使用更大、更厚的無(wú)源元件尺寸，利于擴展產(chǎn)品和改善性能。

　　+ 產(chǎn)品性能和應用 à 無(wú)源元件能夠盡可能地靠近有源芯片進(jìn)行安裝，從而獲得最佳的產(chǎn)品性能。例如，DrMOS 要求元件盡可能地靠近 HS 芯片的漏極和 LS 芯片的源極。

　　+ 上市時(shí)間 à 可快速制造出產(chǎn)品擴展或使用更厚元件的樣品

　　+ 可靠性 à 未采用復合物成型封裝，避免無(wú)源元件與引腳框之間形成封裝氣孔類(lèi)似于印刷電路板上的無(wú)源元件

　　圖 9 采用緊湊式 SIP 的 QFN 封裝

　　市場(chǎng)中現有的 SIP：

　　- 封裝/產(chǎn)品的靈活性和可擴展性差 à 受限于封裝厚度，無(wú)法使用較大、較厚的無(wú)源元件，不適于產(chǎn)品擴展。

　　- 導電路徑較長(cháng)，電阻較大。信號傳輸質(zhì)量/效率必然因此受到影響。

　　- 由于需要構建新封裝平臺和引進(jìn)成型模具，上市時(shí)間較長(cháng)。

　　- 可靠性 à 由于無(wú)源元件與引腳框表面間的間隙會(huì )導致形成封裝氣孔，在壓力測試過(guò)程中可能存在“爆米花”效應風(fēng)險。

　　對于高發(fā)熱量芯片應用，可在有源芯片的背面涂覆額外的高性能導熱膏，從而增強熱性能（圖 10）。

　　圖 10 對于高發(fā)熱量芯片應用，可在有源芯片的背面涂覆額外的高性能導熱膏，從而增強熱性能

　　工藝流程：

　　“采用緊湊式 SIP 的 QFN 封裝”可簡(jiǎn)化裝配工藝。下圖展示裝配工藝流程的諸多概念之一（圖 11）。