基于DSP的列車(chē)應變力測試系統設計方案

考慮到系統運行的環(huán)境比較惡劣，軌道線(xiàn)路的電磁干擾比較強，因此設計中要考慮信號完整性和電磁兼容性等問(wèn)題。

表1總結了高速數字電路中常見(jiàn)的信號完整性問(wèn)題與可能的原因和解決方法。

電源EMI是影響系統抗干擾能力的一個(gè)主要因素。簡(jiǎn)單的方法是在每一個(gè)芯片的供電引腳上并聯(lián)一個(gè)電容進(jìn)行電源濾波。影響系統抗干擾能力的另外一個(gè)因素是電路板上信號的走線(xiàn)質(zhì)量，應盡量減少印制導線(xiàn)的電感量，導線(xiàn)盡量短而粗。同時(shí)要注意抑制印制板導線(xiàn)之間的串擾和避免高頻信號通過(guò)印制導線(xiàn)時(shí)產(chǎn)生的電磁輻射，此外，還要注意合理地安排電源地等。

結語(yǔ)

本文提出并設計的以DSP為核心的列車(chē)應變力測試系統，有效地解決了實(shí)際工程應用中的技術(shù)問(wèn)題，并就測試系統的信號完整性分析和抗電磁干擾能力進(jìn)行了考慮。從而為數據采集與處理領(lǐng)域提供了一個(gè)良好的參考方案