基于DSP的列車(chē)應變力測試系統設計方案

存儲器接口設計考慮的主要問(wèn)題是：如何采用EP2ROM+高速RAM的配置方式來(lái)實(shí)現存儲子系統。

EP2ROM用來(lái)存放測試系統的程序和初始化數據，系統加電運行時(shí)，TMS320VC33自動(dòng)將程序和初始化數據從低速EP2ROM裝載到高速RAM中。裝載完畢后，程序在高速RAM中全速運行。系統中存儲器裝載程序和初始化數據的EP2ROM起始地址為400000h。同時(shí)系統中還擴展了64K高速RAM，起始地址為100000h。此外，片選信號由系統中CPLD來(lái)實(shí)現。

對于TMS320VC33與EP2ROM的接口，系統采用一片AM29F040 (512K×8)實(shí)現了8位數據寬度的程序引導。EP2ROM占用的地址空間為400000h~47FFFFh。讀EP2ROM時(shí)插入的等待周期由軟件來(lái)控制。

TMS320VC33實(shí)時(shí)運行時(shí)的程序和數據都存放在快速RAM中，因此快速RAM與TMS320VC33必須實(shí)現零等待接口。根據時(shí)序要求，當TMS320VC33工作于60MHz時(shí)鐘時(shí)，快速RAM的存取速度必須小于13ns。本測試系統采用的快速RAM是IS61LV6416-8T，存取速度為8ns。由于這種快速RAM的數據寬度是16位，而TMS320VC33的數據寬度是32位，因此必須采用兩片構成32位數據寬度，并令寫(xiě)使能信號與經(jīng)過(guò)譯碼的寫(xiě)信號相連，輸出使能信號與譯碼后的讀信號相連。測試系統中的快速RAM占用的地址空間為0x100000~0x110000。

通信子系統

在應變力測試系統中，為了把TMS320VC33對采樣信號的處理結果通過(guò)串口傳送到PC機顯示或作進(jìn)一步處理，設計中采用TI 公司的TL16C550擴展異步通信芯片將DSP與PC機相連，以完成測試系統與PC機之間的通信。

在TL16C550與TMS320VC33的串行通信中，雖然可以通過(guò)查詢(xún)的方式工作，但這樣會(huì )降低系統的性能。本設計通過(guò)TMS320VC33的RXRDY和TXRDY引腳引入外部中斷，從而使系統工作在中斷方式，保證了TMS320VC33與PC機的高速通信。

此外，本測試系統利用TL16C550的串行通信接口與上位PC機完成信息的交換。此時(shí)由于RS-232電路電平與TTL電平不同，因此必須經(jīng)過(guò)電平轉換，設計中采用MAX232A來(lái)完成這一功能。

可編程邏輯器件—譯碼模塊

測試系統中的譯碼模塊主要用來(lái)實(shí)現DSP對片外存儲器、I/O設備進(jìn)行管理以及根據DSP提供的地址信號，給外部存儲器、I/O設備分配不同的地址空間。對于本測試系統而言，編碼方式主要考慮的是TMS320VC33的接口能力問(wèn)題。TMS320VC33的地址空間總容量為16M，采用統一編址也不會(huì )對存儲器容量造成太大的威脅。另外，TMS320VC33沒(méi)有專(zhuān)門(mén)的I/O指令和I/O端口總線(xiàn)，因而測試系統中采用的是統一編碼方式，并用ABLE語(yǔ)言

設計譯碼電路。

測試系統軟件設計

測試軟件算法的優(yōu)劣直接關(guān)系著(zhù)整個(gè)測試系統的性能。本測試系統的軟件流程如圖3所示。

測試程序首先進(jìn)行整個(gè)系統的初始化工作。在完成系統初始化后，系統處于查詢(xún)狀態(tài)，查詢(xún)是否完成新的數據采樣，數據采樣程序在中斷程序中完成。當系統完成一次A/D轉換后，向TMS320VC33申請中斷，TMS320VC33響應中斷，在中斷服務(wù)程序中讀出轉換結果并設置標志：EXINT=1，通知主程序采樣完成。主程序在查詢(xún)到EXINT=1后，對數據進(jìn)行處理，處理結果通過(guò)TMS320VC33的并行口經(jīng)并/串轉換送給PC機的串口，并把標志EXINT設定為0，開(kāi)始下一輪采樣等待。

信號完整性