高清視頻監控走向主流 FPGA迎來(lái)廣闊市場(chǎng)空間

　　第一，可大規模并行的高密度運算;

　　第二，邏輯可編程的靈活性;

　　第三，大量3.125Gbps或以上高速SERDES的超高帶寬數據互連;

　　第四，嵌入了ARM A9處理器的FPGA，可以為其內部CPU和FPGA邏輯之間提供高達4GBps或以上的數據傳輸帶寬。

　　在視頻監控這個(gè)FPGA的新興市場(chǎng)，FPGA和ASIC/ASSP兩種方案，依然是共存的，且競爭依舊激烈。從本質(zhì)上看，兩種方案都是憑借自己有別于對方的技術(shù)特色，取得競爭優(yōu)勢。

　　與ASIC相比，FPGA的功耗偏大、成本偏高的短板也是明顯的。只是，隨著(zhù)半導體工藝的不斷推陳出新，這些短板也在持續改進(jìn)之中，我們需要以發(fā)展、變化的眼光去看待。

　　從宏觀(guān)上看，隨著(zhù)半導體工藝的不斷進(jìn)步，與ASIC方案相比，FPGA的發(fā)展優(yōu)勢將越來(lái)越明顯，成長(cháng)空間也廣闊。因為FPGA保持著(zhù)兩個(gè)根本優(yōu)勢：

　　第一，FPGA總是可以基于最新的半導體工藝進(jìn)步，實(shí)現跨入下一代的升級。這是許多ASIC方案無(wú)法實(shí)現的。因為不斷使用最新半導體工藝開(kāi)發(fā)芯片，意味著(zhù)開(kāi)發(fā)階段的投片成本以幾何級數增加，這要求每一個(gè)以新工藝開(kāi)發(fā)的ASIC項目，其市場(chǎng)銷(xiāo)量也需要比上一代成倍增加，如此一來(lái)，能夠持續與 FPGA競爭、持續使用新工藝開(kāi)發(fā)的ASIC項目只會(huì )越來(lái)越少。觀(guān)察FPGA我們看到，由于FPGA是通用的可編程芯片，每次開(kāi)發(fā)出新一代的FPGA，其投片費用其實(shí)是由全世界的FPGA用戶(hù)分擔的，所以在持續使用半導體新工藝方面沒(méi)有障礙。

　　第二，由于FPGA的升級換代可以與半導體新工藝的發(fā)展同步，這給予了FPGA在性能、功耗等方面持續提升的空間，也給FPGA在性?xún)r(jià)比方面超越ASIC提供了可能。誠然，在不斷演進(jìn)的過(guò)程中，FPGA的成本下降趨勢可能會(huì )逐步放緩或進(jìn)入平臺區。

　　基于FPGA的以上優(yōu)勢，我們有理由對FPGA的未來(lái)發(fā)展空間充滿(mǎn)信心。

　　未來(lái)需更低功耗與成本

　　未來(lái)視頻監控系統必將變得越來(lái)越復雜，對FPGA提出的要求基本方向沒(méi)有改變，即更強的運算性能和IO帶寬、更低的功耗、更低的成本。

　　當前的視頻監控應用，對FPGA器件性能提出了更高的要求，包括：

　　一是更高的系統時(shí)鐘頻率。對于處理1080p分辨率、幀率為50fps/60fps的視頻，FPGA硬件流水線(xiàn)的系統時(shí)鐘至少需運行在148.5MHz或以上。還需要FPGA提供160MHz或以上的系統最高主頻。

　　二是FPGA需經(jīng)常承擔單位時(shí)間內基于視頻幀的高密度數據運算。不同的算法所需要讀取的參考幀數量不同。這些高清視頻幀數據的快速訪(fǎng)問(wèn)，需要 FPGA提供足夠大的DDR SDRAM讀寫(xiě)有效帶寬。每增加1幀1080p/50的YUV422數據讀取，需DDR SDRAM控制器增加210MBps的有效帶寬。還需要FPGA提供支持64-bit外部總線(xiàn)位寬，訪(fǎng)問(wèn)速率達到1066Mbps或以上的DDR3 SDRAM控制器硬核。

　　三是視頻處理算法FPGA邏輯經(jīng)常出現子模塊的數據互連關(guān)系較為復雜，消耗的布線(xiàn)資源較多，而且產(chǎn)品成本的壓力要求芯片內邏輯利用率很高，這些都要求FPGA在資源占用很滿(mǎn)的情況下，具有較高的布通率。

　　未來(lái)視頻監控系統必將變得越來(lái)越復雜，對FPGA提出的要求基本方向沒(méi)有改變，即更強的運算性能和IO帶寬、更低的功耗、更低的成本。