ADI實(shí)驗室電路:靈活的中頻至基帶接收機解決方案

測試了數個(gè)AGC設定點(diǎn)組合。圖4也是系統EVM與ADL5336輸入功率的關(guān)系；不過(guò)VGA的增益分別設置為9.7dB和13.4dB。測試了相同的AGC設定點(diǎn)組合。

圖3. 系統EVM，數字VGA增益=11

圖4. 系統EVM，數字VGA增益=00

圖3和圖4說(shuō)明，施加于 ADRF6510 的信號電平必須保持足 夠低以免壓縮輸入級和/或濾波器。在最高AGC設定點(diǎn) （500mVrms和707mVrms）， ADL5387IQ解調器的輸入開(kāi)始壓縮并給EVM造成額外下降。當AGC設定點(diǎn)位于最低點(diǎn) （88mVrms）時(shí)，可實(shí)現最佳EVM。當設定點(diǎn)為250mVrms 時(shí)，EVM已經(jīng)開(kāi)始下降。

圖5比較了 ADL5336VGA上的最小和最大數字增益設置（VGA 均設置為增益代碼11或增益代碼00）間的EVM，此時(shí)VGA1 和VGA2設定點(diǎn)分別為250 mVrms和88 mVrms。

圖5. 系統EVM，VGA1設定點(diǎn)=250MVRMS，VGA2設定點(diǎn)=88MVRMS

對于給定AGC設定點(diǎn)，當最大增益代碼為11時(shí)，從VGA2 至VGA1的切換在VGA2超出增益范圍后發(fā)生；因此，施加 于 ADRF6510 的信號電平繼續增加（同時(shí)EVM下降），直至 VGA1到達設定點(diǎn)。一旦VGA1到達設定點(diǎn)，EVM再次變 平；因此施加于 ADRF6510 的信號電平在大約5 dBm的輸入 功率下不會(huì )變化，除非VGA1超出增益范圍。當最大增益 代碼設置為00時(shí)，VGA均可提供更多衰減，因此允許VGA2偏移動(dòng)態(tài)范圍，以免在輸入功率低至與最大增益代 碼為11時(shí)相同的情況下到達設定點(diǎn)。這樣VGA2可在較高 輸入功率下保持在設定點(diǎn)，使VGA2至VGA1的切換可發(fā)生 在VGA2超出增益范圍之前。這樣就能確保施加于 ADRF6510的信號電平保持在恒定值，直至到達輸入功率 范圍最高點(diǎn)。

圖6比較了 ADL5336 VGA上的最小和最大數字增益設置（VGA 均設置為增益代碼11或增益代碼00）間的EVM；不過(guò)VGA1 和VGA2設定點(diǎn)分別為707mVrms和88mVrms。

圖6. 系統EVM，VGA1設定點(diǎn)=707MVRMS，VGA2設定點(diǎn)=88MVRMS

圖6中的動(dòng)態(tài)特性與圖5相同，只不過(guò)更為夸張。當最大增 益代碼為00時(shí)，VGA2在約-40dBm的輸入功率下到達設定點(diǎn)。其保持設定點(diǎn)至約-10dBm，此時(shí)VGA1尚未到達707mVrms的設定點(diǎn)。除非輸入功率約為0dBm，并且EVM開(kāi)始略微變平，否則VGA1不會(huì )到達設定點(diǎn)。當最大增益設置為11時(shí)，相同情況再次發(fā)生；不過(guò)，VGA2僅保持設定點(diǎn)至大約-20dBm，因為再無(wú)更多增益可用于獲得規定的設定點(diǎn)。

常見(jiàn)變化

系統和頻率合成器