高速數據采集系統中高速緩存與海量緩存的實(shí)現
加入技術(shù)交流群
關(guān)鍵詞：高速數據采集；高速緩存；海量緩存；DSP；FPGA
１ 引言
高速數據采集系統目前已在雷達、聲納、軟件無(wú)線(xiàn)電、瞬態(tài)信號測試等領(lǐng)域得到廣泛應用。它的關(guān)鍵技術(shù)是高速ＡＤＣ技術(shù)、數據存儲與傳輸技術(shù)和抗干擾技術(shù)。本文在分析了高速多通道數據采集系統中存儲子系統的性能要求和設計方案的基礎上，提出了高速緩存和海量緩存方案，并將該方案成功地應用于ＤＳＰ多通道超聲信號采集與處理系統中。
對高速多通道采樣數據存儲的性能要求：一是高速性，現在高速數據采集中所用的ＡＤＣ已達到幾十甚至幾百ＭＳＰＳ的水平，這就要求采樣數據存儲器的速度也要與之匹配，也就是采用高速緩存；二是大容量，其原因是多通道高速數據采集會(huì )產(chǎn)生巨大的數據流。一個(gè)４通道４０ＭＨｚ采樣率１６位精度數據采集板并行采樣０．１ｓ將產(chǎn)生３２ＭＢ的數據量，所以，通常需要海量緩存來(lái)存儲采樣數據。
２ 高速緩存的實(shí)現
通常構成高速緩存的方案有三種：
第一種是ＦＩＦＯ（先進(jìn)先出）方式。ＦＩＦＯ存儲器就象數據管道一樣，數據從管道的一頭流入、從另一頭流出，先進(jìn)入的數據先流出。ＦＩＦＯ具有兩套數據線(xiàn)而無(wú)地址線(xiàn)，可在其一端寫(xiě)操作而在另一端讀操作，數據在其中順序移動(dòng)，因而能夠達到很高的傳輸速度和效率，且由于省去了地址線(xiàn)而有利于ＰＣＢ板布線(xiàn)。缺點(diǎn)是只能順序讀寫(xiě)數據，因而顯得比較呆板，而且大容量的高速ＦＩＦＯ非常昂貴；
第二種是雙口ＲＡＭ方式。雙口ＲＡＭ具有兩套獨立的數據、地址和控制總線(xiàn)，因而可從兩個(gè)端口同時(shí)讀寫(xiě)而互不干擾，并可將采樣數據從一個(gè)端口寫(xiě)入而由ＤＳＰ從另一個(gè)端口讀出。雙口ＲＡＭ也能達到很高的傳輸速度，并且具有隨機存取的優(yōu)點(diǎn)，缺點(diǎn)是大容量的高速雙口ＲＡＭ很難得且價(jià)格昂貴；
第三種是高速ＳＲＡＭ切換方式。高速ＳＲＡＭ只有一套數據、地址和控制總線(xiàn)，可通過(guò)三態(tài)緩沖門(mén)分別接到Ａ／Ｄ轉換器和ＤＳＰ上。當Ａ／Ｄ采樣時(shí)，ＳＲＡＭ由三態(tài)門(mén)切換到Ａ／Ｄ轉換器一側，以使采樣數據寫(xiě)入其中。當Ａ／Ｄ采樣結束后，ＳＲＡＭ再由三態(tài)門(mén)切換到ＤＳＰ一側以便ＤＳＰ進(jìn)行讀寫(xiě)。這種方式的優(yōu)點(diǎn)是ＳＲＡＭ可隨機存取，同時(shí)較大容量的高速ＳＲＡＭ容易得到且價(jià)格適中，缺點(diǎn)是切換控制電路比較復雜，且只能由Ａ／Ｄ轉換器和ＤＳＰ分時(shí)讀寫(xiě)。
綜合考慮以上三種高速緩存方案的性能、價(jià)格和實(shí)現方便性后，筆者選用第三種方案（即高速ＳＲＡＭ切換方式）來(lái)構成Ａ／Ｄ采樣高速緩存。系統的采樣與存儲部分的原理框圖如圖１所示。
圖１中，ＳＲＡＭ選用ＩＳ６１ＬＶ２５６１６－１０Ｔ，容量為２５６ｋ１６ｂｉｔ，訪(fǎng)問(wèn)速度為１０ｎｓ，使用兩片即可構成２５６ｋ３２ｂｉｔ的高速緩存。當一輪采樣開(kāi)始時(shí)，ＤＳＰ發(fā)出觸發(fā)信號給ＣＰＬＤ，后者對５０ＭＨｚ晶振時(shí)鐘二分頻后得到２５ＭＨｚ采樣時(shí)鐘提供給４路Ａ／Ｄ轉換器ＡＤ９２２５，同時(shí)對４路超聲信號進(jìn)行２５ＭＨｚ、１２ｂｉｔ的Ａ／Ｄ轉換。轉換結果分成兩個(gè)完全一樣的數據通道進(jìn)行處理，每個(gè)數據通道處理兩路Ａ／Ｄ轉換結果，每個(gè)數據通道包含一片ＦＰＧＡ（現場(chǎng)可編程門(mén)陣列）、一片ＳＲＡＭ及其后的數據三態(tài)門(mén)等電路。ＦＰＧＡ可接收兩路Ａ／Ｄ轉換結果并在其內部進(jìn)行復用，以將其變成一路５０ＭＨｚ、１２ｂｉｔ的數據流送入ＩＳ６１ＬＶ２５６１６緩存。ＦＰＧＡ完成數據通道復用的原理如圖２所示。
ＦＰＧＡ選用ＥＰ１Ｋ５０，它的邏輯門(mén)數為５萬(wàn)門(mén)，內含１０個(gè)ＥＡＢ（嵌入陣列塊）。每個(gè)ＥＡＢ實(shí)際上是４ｋｂｉｔ的ＲＡＭ，可以用來(lái)構造ＦＩＦＯ、雙口ＲＡＭ等。本系統應用兩塊ＥＡＢ構成了兩個(gè)２５６１６ｂｉｔ的ＦＩＦＯ，因而可將兩路Ａ／Ｄ轉換結果分別送入兩個(gè)ＦＩＦＯ，然后在ＦＰＧＡ的輸出端將兩個(gè)ＦＩＦＯ中的數據交替地讀出寫(xiě)入ＩＳ６１ＬＶ２５６１６，每個(gè)ＦＩＦＯ每次讀出１２８個(gè)采樣數據。Ａ／Ｄ轉換器的輸出為１２位數據，而ＦＰＧＡ的片內ＦＩＦＯ和片外ＩＳ６１ＬＶ２５６１６的數據字寬都為１６位。在存儲、傳送時(shí)，將高４位補０即可。兩路Ａ／Ｄ采樣速度都為２５ＭＨｚ，復用后輸出的速率為５０ＭＨｚ，這個(gè)速度對于ＩＳ６１ＬＶ２５６１６和ＥＰ１Ｋ５０都是完全可以達到的。ＦＰＧＡ的作用除了構造ＦＩＦＯ以實(shí)現數據通道復用外，還可以作為協(xié)處理器由板上ＤＳＰ控制來(lái)進(jìn)行一些簡(jiǎn)單高效的數據預處理（如插值、取平均、ＦＩＲ濾波等）。同時(shí)可使用ＥＤＡ工具ＭＡＸ＋ＰＬＵＳⅡ１０．０來(lái)對ＥＰ１Ｋ５０的邏輯算法進(jìn)行設計、編譯并仿真，然后下載到ＥＰ１Ｋ５０中實(shí)現預定功能。
除了ＦＰＧＡ外，系統還采用了一片ＣＰＬＤ（復雜可編程邏輯器件）來(lái)控制采樣。前者主要用于數據通道對Ａ／Ｄ采樣結果進(jìn)行緩沖復用以及預處理，后者則負責產(chǎn)生Ａ／Ｄ采樣時(shí)鐘以及作為地址計數器產(chǎn)生地址并提供給兩片ＩＳ６１ＬＶ２５６１６以便存入Ａ／Ｄ采樣結果等。ＣＰＬＤ不象ＦＰＧＡ那樣能完成較復雜的邏輯功能和信號處理算法，但是它具有更高的速度，且管腳到管腳具有固定一致的時(shí)延，因而在設計調試時(shí)容易獲得簡(jiǎn)單可靠的定時(shí)關(guān)系，適于實(shí)現高速計數器、觸發(fā)器、譯碼器等定時(shí)要求比較嚴格的場(chǎng)合。本系統使用ＭＡＸ７１２８ＡＥ來(lái)控制采樣，其可實(shí)現的功能如圖３所示。
ＭＡＸ７１２８ＡＥ可用于實(shí)現兩個(gè)１８位地址計數器，它具有地址總線(xiàn)開(kāi)關(guān)切換功能，在Ａ／Ｄ采樣期間能以２５ ＭＨｚ的頻率進(jìn)行地址計數以作為高速緩存的地址線(xiàn)。當一輪Ａ／Ｄ采樣結束后，系統可將高速緩存的地址總線(xiàn)切換到ＤＳＰ的地址總線(xiàn)，然后由ＤＳＰ讀取高速緩存中的Ａ／Ｄ轉換結果并進(jìn)行處理。高速緩存ＩＳ６１ＬＶ２５６１６的數據總線(xiàn)一方面連到ＦＰＧＡ以便在采樣期間接受復用的Ａ／Ｄ轉換結果；一方面則通過(guò)三態(tài)門(mén)連到ＤＳＰ的數據總線(xiàn)以便在采樣結束后由ＤＳＰ讀取采樣數據。
３ 海量緩存的設計實(shí)現
本系統使用了兩片２５６ｋ１６ｂｉｔ容量的ＳＲＡＭ作為高速緩存，系統中的４個(gè)通道可同時(shí)存儲每通道１２８ｋ點(diǎn)采樣數據。在２５ＭＨｚ的采樣頻率下，一次可采集存儲５ｍｓ多的波形數據。對于超聲信號的單次發(fā)射／接收來(lái)說(shuō)，這種采樣時(shí)間長(cháng)度已經(jīng)足夠了，但是對于多批次采樣數據的存儲就比較困難了。若要通過(guò)ＰＣＩ總線(xiàn)、ＵＳＢ接口等快速通訊方式將采樣數據傳到主機進(jìn)行處理或存入硬盤(pán)，則應滿(mǎn)足實(shí)時(shí)傳輸采樣數據所需要的巨大總線(xiàn)帶寬。以２５ＭＨｚ、１２ｂｉｔ采樣精度為例，４個(gè)通道同時(shí)采樣將產(chǎn)生１５０ＭＢ／ｓ的數據流，這對于任何總線(xiàn)來(lái)說(shuō)都難以做到。解決的辦法是在數據采集板上采用ＤＳＰ對采集的數據進(jìn)行預處理，以使處理后的數據量大大減少，然后再上傳給主機以減輕總線(xiàn)傳輸壓力和主機處理負擔，從而避免數據通訊瓶頸。這種由板上ＤＳＰ執行計算密集型任務(wù)并由上位主機進(jìn)行調度管理的分布式處理機制可廣泛用于許多高速數據采集與處理系統中。而為板上ＤＳＰ配備大容量?jì)却鎭?lái)作為它的程序和數據存儲器是十分必要的?？紤]到本系統所用ＤＳＰ的結構特點(diǎn)和大容量采樣數據的存儲需要，筆者選用ＳＤＲＡＭ作為板上海量?jì)却妗?/P>
系統中的ＤＳＰ為Ａｎａｌｏｇ Ｄｅｖｉｃｅｓ公司的ＡＤＳＰ－２１０６５Ｌ，這是一款性?xún)r(jià)比很高的３２位浮點(diǎn)ＤＳＰ。其峰值浮點(diǎn)運算速度為１８０Ｍ ＦＬＯＰＳ，片內帶有６８ｋＢ的ＲＡＭ，可用于程序或數據內存，片外數據總線(xiàn)為３２位，片外地址總線(xiàn)為２４位，具有４個(gè)片選信號輸出，每個(gè)片選信號的尋址空間可達６４ＭＢ，另外，它還具有多個(gè)高速同步串口以及強大的ＤＭＡ功能。而最有特色的一點(diǎn)是其內部集成了一個(gè)ＳＤＲＡＭ控制器，因此能夠直接驅動(dòng)外部ＳＤＲＡＭ。通常ＳＤＲＡＭ的控制是比較復雜的，需要按時(shí)序規定驅動(dòng)它的行、列選通線(xiàn)并分時(shí)提供行、列地址，另外還要定時(shí)刷新。一般是由專(zhuān)門(mén)的ＳＤＲＡＭ控制器對其操作，或采用ＦＰ-ＧＡ設計ＳＤＲＡＭ控制器，但這都會(huì )增大系統的復雜度。而ＡＤＳＰ－２１０６５Ｌ能直接驅動(dòng)和控制片外ＳＤＲＡＭ，使用時(shí)只要在程序中設置好相關(guān)的寄存器，然后用一條指令啟動(dòng)ＳＤＲＡＭ的上電時(shí)序即可。此后程序對ＳＤＲＡＭ的訪(fǎng)問(wèn)操作都是透明的，可象訪(fǎng)問(wèn)普通片外ＳＲＡＭ一樣訪(fǎng)問(wèn)它，因此非常方便，故可使用大容量（可達６４ＭＢ）高速廉價(jià)的ＳＤＲＡＭ芯片作為ＡＤＳＰ－２１０６５Ｌ的海量片外存儲器。本系統使用兩片４Ｍ１６ｂｉｔ的ＳＤＲＡＭ芯片ＨＹ５７Ｖ６４１６２０來(lái)構成１６ＭＢ的海量緩存（參見(jiàn)圖１）。這樣，１６ＭＢ的存儲容量如果都用來(lái)轉存采樣數據的話(huà)，可以存儲４個(gè)通道同時(shí)采集的２Ｍ點(diǎn)數據，在２５ＭＨｚ的采樣率下可達到０．０８ｓ的總記錄時(shí)間，這對于本系統而言已經(jīng)足夠了。而且通過(guò)選用更大容量的ＳＤＲＡＭ芯片還可方便地將海量緩存的容量擴充到３２ＭＢ、６４ＭＢ。
為了將多次Ａ／Ｄ采樣數據從高速緩存轉送到海量緩存，如果讓?zhuān)粒模樱校玻保埃叮担逃弥噶畹姆绞綇钠飧咚倬彺嬷凶x取采樣數據，然后寫(xiě)入片外海量緩存，將會(huì )大量占用ＡＤＳＰ的運行時(shí)間，而且傳輸速度也較慢。為此，筆者采用ＡＤＳＰ的ＤＭＡ功能進(jìn)行傳送。ＡＤＳＰ－２１０６５Ｌ具有多個(gè)ＤＭＡ通道（其中包括兩個(gè)外部口ＤＭＡ通道），因而可進(jìn)行高速數據傳輸。它的外部口ＤＭＡ通道本來(lái)就可以完成外存與外設之間的ＤＭＡ傳輸，但是若二者之一是ＳＤＲＡＭ則不行。所以，實(shí)際使用時(shí)一般通過(guò)ＡＤＳＰ－２１０６５Ｌ的片內ＲＡＭ來(lái)中轉，然后再完成高速緩存到海量緩存的數據傳輸，具體做法如圖４所示。
ＡＤＳＰ內部開(kāi)設有１ｋ３２ｂｉｔ的ＲＡＭ塊構成中轉區，可利用外部口ＤＭＡ通道０進(jìn)行Ａ／Ｄ高速緩存到片內ＲＡＭ的ＤＭＡ傳輸，同時(shí)利用外部口ＤＭＡ通道１來(lái)進(jìn)行片內ＲＡＭ區到海量緩存ＳＤＲＡＭ的ＤＭＡ傳輸。在６０ＭＨｚ的ＡＤＳＰ主頻下，前者的ＤＭＡ傳輸速度可達１２０ＭＢ／ｓ，后者的ＤＭＡ傳輸速度可達２４０ＭＢ／ｓ。當外部口ＤＭＡ通道０完成一次傳輸后，系統將啟動(dòng)外部口ＤＭＡ通道１的ＤＭＡ傳輸；而當后者的ＤＭＡ傳輸完成后?系統將再次啟動(dòng)前者的ＤＭＡ傳輸。如此循環(huán)下去，直至Ａ／Ｄ高速緩存中的１ＭＢ采樣數據都倒入ＳＤＲＡＭ海量緩存為止，該過(guò)程大約需要１３．１ｍｓ。
４ 結論與改進(jìn)
通過(guò)對高速數據采集系統中幾種Ａ／Ｄ采樣高速緩存的實(shí)現方案進(jìn)行對比分析，結合本系統的結構特點(diǎn)和性能要求，采用ＳＲＡＭ作為Ａ／Ｄ高速緩存所構成的采集系統具有速度高、容量大、控制方便、價(jià)格適中等優(yōu)點(diǎn)。選用高速、大容量、低價(jià)格的ＳＤＲＡＭ作為海量緩存則可通過(guò)其外部口ＤＭＡ通道將高速緩存中的采樣數據倒入海量緩存。這種設計使系統的Ａ／Ｄ采樣存儲兼具高速和海量的優(yōu)點(diǎn)，同時(shí)具有很高的性能價(jià)格比。而其尚存的不足之處是：ＡＤＳＰ和Ａ／Ｄ轉換器通過(guò)切換總線(xiàn)方式分時(shí)訪(fǎng)問(wèn)高速緩存在一定程度上影響了系統的實(shí)時(shí)性。作為改進(jìn)措施可以引入雙體存儲交替訪(fǎng)問(wèn)的方案，即再增加兩片ＩＳ６１ＬＶ２５６１６做成一組高速緩存以和已有的兩片ＩＳ６１ＬＶ２５６１６構成雙體存儲區。由于該方式中的ＡＤＳＰ和Ａ／Ｄ轉換器以乒乓方式交替訪(fǎng)問(wèn)這兩組緩存，因此，ＡＤＳＰ和Ａ／Ｄ轉換器能并行工作而無(wú)需互相等待，從而提高系統的實(shí)時(shí)性。
評論