EMI噪聲源的分析與優(yōu)化方法

良好的EMI是板級EMI設計和芯片EMI設計結合的結果。許多工程師對板級EMI的降噪接觸較多，也比較了解，而對于芯片設計中的EMI優(yōu)化方法比較陌生。

今天，我們將以一個(gè)典型的Buck電路為例，首先基于EMI模型，分析其噪聲源的頻譜，并以此介紹，在芯片設計中，我們如何有針對性地優(yōu)化EMI噪聲。

1   Buck變換器的傳導EMI模型介紹

我們知道，電力電子系統中，半導體器件在其開(kāi)關(guān)過(guò)程中會(huì )產(chǎn)生高dv/dt節點(diǎn)與高di/dt環(huán)路，這些是EMI產(chǎn)生的根本原因。

而適合的EMI模型可以幫助我們分析噪聲產(chǎn)生的原因。

同時(shí)，由于傳播路徑的不同，EMI可以分為共模和差模噪聲（可詳見(jiàn)：汽車(chē)電子非隔離型變換器傳導與輻射EMI的產(chǎn)生，傳播與抑制）。

圖1中展示了一個(gè)典型的Buck變換器差模和共模噪聲的傳播路徑。

圖1 Buck電路中差模和共模EMI的傳播路徑

EMI建模的第一步是把開(kāi)關(guān)用電流源或電壓源進(jìn)行等效，等效之后，電路各處的電流和電壓依然不變。然后可以使用疊加定理來(lái)具體分析每一個(gè)源的影響。

以一個(gè)Buck變換器為例，在圖2(a)中，我們將開(kāi)關(guān)用電壓源和電流源進(jìn)行替代，由于差模電流不留經(jīng)參考地，因此電路到參考地的寄生參數可以忽略。

在圖2(b)中，我們使用疊加定理對其分別進(jìn)行分析，需要注意的是，當分析某一個(gè)源的影響時(shí)，其他的電壓源需做短路處理，而其他的電流源需進(jìn)行開(kāi)路處理。由圖2(b)可知，實(shí)際上差模電流的源可以用Buck上管的電流等效，而最終的等效模型可簡(jiǎn)化為圖3的形式。

(a) 使用替代定理將開(kāi)關(guān)等效為電壓源或電流源

(b)使用疊加定理分析每個(gè)源的影響

圖2 Buck差模EMI噪聲模型推導

圖3 Buck差模EMI噪聲模型

由于差模噪聲是由開(kāi)關(guān)電源本身運行狀態(tài)決定的，因此，降低差模噪聲的主要方法是設計合理的差模濾波器，而與芯片設計關(guān)系不大。本次分享不展開(kāi)討論。

另一方面，對于共模EMI噪聲來(lái)說(shuō)，我們可以通過(guò)類(lèi)似的方式進(jìn)行建模，圖4展示了建模的過(guò)程。值得一提的是，對于共模噪聲，由于輸入、輸出電容的阻抗通常遠小于電路對地寄生電容的阻抗，因此在建模中，輸入、輸出電容可以作為短路處理。而最終的等效模型可簡(jiǎn)化為圖5的形式。

(a)使用替代定理將開(kāi)關(guān)等效為電壓源或電流源

(b)使用疊加定理分析每個(gè)源的影響

圖4 Buck共模EMI噪聲模型推導

圖5 Buck共模EMI噪聲模型

有些工程師朋友可能會(huì )有疑惑，這個(gè)模型如此簡(jiǎn)潔，那么一些其他的電路元件是不是被忽略了呢？（比如圖6中所示的RC Snubber元件）

但實(shí)際上，答案是：并不會(huì )。

盡管EMI模型是相同的，但實(shí)際上開(kāi)關(guān)波形會(huì )受到外部電路的影響，而這一部分已經(jīng)被包含在了噪聲源V_SW中。而在電路分析中，與一個(gè)電壓源并聯(lián)的器件可以忽略。正因如此，我們可以看到，圖6 中的RCSnubber可以從最終模型中去掉。

圖6 對于并聯(lián)元件的討論

2   EMI共模噪聲源的頻譜分析

根據上一節的內容，我們知道對于Buck變換器來(lái)說(shuō)，它的共模EMI噪聲源即為開(kāi)關(guān)節點(diǎn)的電壓。在忽略開(kāi)關(guān)振蕩時(shí)，Buck開(kāi)關(guān)節點(diǎn)電壓波形可以等效為一個(gè)梯形波，如圖7(a)所示。其中梯形波的幅值A₀即為Buck的輸入電壓， t_r 和t_f 對應節點(diǎn)電壓的上升和下降時(shí)間，波形的周期T 為Buck的開(kāi)關(guān)頻f₀的倒數，d為buck電路的占空比。

(a)梯形波的時(shí)域波形

(b)梯形波的頻譜及其包絡(luò )

圖7

如果在頻域上對這個(gè)波形進(jìn)行分析，我們將會(huì )得到形如圖7(b)中的頻譜，而它的包絡(luò )線(xiàn)分為兩段：從f₀/πd 到1/πt_r( t_r取上升時(shí)間和下降時(shí)間中的較小值)，頻譜的包絡(luò )以每十倍頻率20dB下降；而在1/ πt_r之后，頻譜的包絡(luò )以每十倍頻率40dB下降。

那這個(gè)結論是怎么產(chǎn)生的呢？

實(shí)際上，如果對此梯形波進(jìn)行傅里葉分解，我們將會(huì )得到如下的表達式，其中， A_n為其n次諧波的幅值。

對這樣的形式，在x <1時(shí)，<1；在x>1時(shí)，

因此我們可以將其簡(jiǎn)化為公式（2）中所示的形式，并依此畫(huà)出包絡(luò )線(xiàn)。

對于f₀/πd 到1/πt_r 區間的表達式，函數與頻率成反比；而在1/πt_r 之后，函數與頻率的平方成反比。因此我們得到了圖7中展示的斜率。

從公式（1）中我們還可以得到一些有趣的結論。

如圖8(a)所示，如果d=0.5 ，當n 為偶數時(shí)，A_n=0，因此在頻譜上是沒(méi)有偶數次諧波分量的。

另外，如圖8(b)所示，當d與0.5接近的時(shí)候，偶次諧波的包絡(luò )約等于2A₀|d?0.5| 。對于汽車(chē)電子來(lái)說(shuō)，12V轉5V是一個(gè)很常見(jiàn)的應用，此時(shí)的占空比也比較接近0.5，可以用這個(gè)結論幫助進(jìn)行分析。

(a)占空比為0.5的梯形波頻譜

(b)占空比接近0.5的梯形波頻譜

圖8

從公式（2）中，我們也可以對開(kāi)關(guān)頻率以及上升下降時(shí)間的影響進(jìn)行量化分析。

在其他條件不變的前提下，如圖9 (a) 所示，如果開(kāi)關(guān)頻率提高十倍，高頻EMI的噪聲源會(huì )整體提高20dB；而如圖9(b)所示，如果開(kāi)關(guān)上升/ 下降時(shí)間變?yōu)槌跏贾档氖种?，則高頻EMI 的噪聲源也會(huì )整體提高20dB。

因此，提高開(kāi)關(guān)頻率雖然有助于減小電感元件，但確實(shí)也對EMI提出了更高的挑戰。而對于芯片設計來(lái)說(shuō)，MPS的大部分汽車(chē)電子芯片都支持客戶(hù)通過(guò)模擬或者數字的形式來(lái)設置開(kāi)關(guān)頻率，從而幫助客戶(hù)通過(guò)EMI測試。

(a)開(kāi)關(guān)頻率對頻譜的影響

(b)上升、下降時(shí)間對頻譜的影響

圖9

以上分析主要是基于理想開(kāi)關(guān)波形，而實(shí)際開(kāi)關(guān)波形（如圖10(a)所示）則往往會(huì )帶有一些振蕩，而在EMI頻譜上，在對應振蕩頻率的位置也會(huì )出現一個(gè)凸起（如圖10(b)所示）。我們將在下一節中分析如何對這個(gè)問(wèn)題進(jìn)行優(yōu)化。

(a)Buck變換器開(kāi)關(guān)波形實(shí)測結果

(b)實(shí)際波形的FFT分解結果

圖10

3   IC設計中優(yōu)化EMI的方法

3.1 對開(kāi)關(guān)波形振蕩的優(yōu)化

我們知道，在實(shí)際電路中，芯片、無(wú)源元件，以及PCB走線(xiàn)都會(huì )帶來(lái)一些寄生參數。而在開(kāi)關(guān)過(guò)程中，這些寄生參數會(huì )造成一些振蕩。

圖11(a)中展示了Buck變換器上管開(kāi)通過(guò)程中，形成開(kāi)關(guān)節點(diǎn)振蕩的回路，其中L_Loop,IN，L_Loop,GND為PCB走線(xiàn)帶來(lái)的寄生電感，L_VIN,HS，L_SW,HS，L_SW,LS，L_GND,LS為引腳到芯片內部晶片各節點(diǎn)的引線(xiàn)電感，C_DS，C_GD，C_GS為MOS管的寄生電容。

這個(gè)回路其實(shí)是距離芯片最近的一顆輸入電容C_IN片上下管之間形成的回路。在諧振發(fā)生時(shí)，C_IN上的電壓較穩定，可以近似等效為輸入電壓V_IN。

(a)Buck變換器上管開(kāi)通過(guò)程中的振蕩路徑

(b)振蕩簡(jiǎn)化模型

圖11

通過(guò)進(jìn)一步簡(jiǎn)化，我們可以得到圖11(b)中的串聯(lián)諧振模型，其中， R_FET,HS為上管在開(kāi)通過(guò)程中的電阻：

L_TOT=L_LOOP,IN+L_LOOP,GND+L_VIN,HS+L_VIN,HS+L_SW,HS+L_SW,LS+L_CND,LS+ESL_CIN   （3）

R_TOt≈R_FET,HS+ESR_CIN   （4）

值得一提的時(shí)，在開(kāi)通過(guò)程中，FET處于飽和區，隨著(zhù)V_G-S的增加，R_FET,HS會(huì )逐漸減小，最終達到導通電阻。

對于這個(gè)串聯(lián)諧振，其品質(zhì)因數Q如（5）所示：

   （5）

我們知道，Q值越大，振蕩越強烈。因此，為了從源頭上減小這個(gè)振蕩，我們需要做的是減小L_Tot的值，或者增大R_Tot和C_DS,LS。

在板級電路的設計上，是有一些方法來(lái)做到這點(diǎn)的。比如通過(guò)在下管并聯(lián)一個(gè)RC snubber，可以等效增大電容；或者通過(guò)增加Bootstrap電阻來(lái)減小開(kāi)通速度，從而等效增大諧振發(fā)生時(shí)的R_FET,HS。但這些方法也有一些副作用，如增加了損耗，也增加了電路成本。

從芯片設計上進(jìn)行優(yōu)化的優(yōu)勢更明顯，副作用更小。從封裝技術(shù)上，相比傳統的引線(xiàn)鍵合封裝（如圖12(a)所示），MPS的倒裝封裝技術(shù)（如圖12(b)所示）大幅減小了封裝帶來(lái)的寄生電感，可將L_VIN,HS， L_SW,HS，L_SW,LS，L_GND,LS等從nH級降為pH級。

(a)引線(xiàn)鍵合封裝

(b)Mesh Connect倒裝封裝

圖12

此外，由于振蕩回路是由V_IN與芯片內部上下管形成，通過(guò)將輸入環(huán)路分離為對稱(chēng)的兩部分（如圖13(a)所示），MPS公司可以進(jìn)一步降低輸入回路的寄生電感。

圖13(b)對比了引線(xiàn)鍵合、單輸入封裝和倒裝封裝、輸入分離設計的兩顆芯片的噪聲源頻譜。從圖中可見(jiàn)，封裝的改進(jìn)帶來(lái)了15dB以上的提升。

(a)輸入分離設計

(b)噪聲頻譜對比

圖13

為了進(jìn)一步減小輸出回路的電感，MPS還可以進(jìn)一步將輸入電容也集成在封裝之中。

圖14對比了集成輸入電容的開(kāi)關(guān)波形，由于回路電感進(jìn)一步減小，諧振頻率已經(jīng)在1GHz以上，已經(jīng)超過(guò)了許多EMI測試的要求范圍。

(a)不集成輸入電容

(b)集成輸入電容

圖14 開(kāi)關(guān)波形與引腳示意圖

除了封裝技術(shù)之外，在電路設計上也可以通過(guò)動(dòng)態(tài)調整開(kāi)關(guān)速度，使得諧振發(fā)生時(shí)，上管處于剛剛導通的狀態(tài)，此時(shí)，R_FET,HS較大，從而可以有效抑制振蕩強度。這一設計可通過(guò)設計多級驅動(dòng)，并在合適的時(shí)間開(kāi)通不同驅動(dòng)來(lái)實(shí)現。

圖15為一個(gè)兩級驅動(dòng)的示例。

圖15 多級驅動(dòng)（以?xún)杉夠寗?dòng)為例）

圖16比較了傳統的單級驅動(dòng)方式與兩級驅動(dòng)的效果。

從圖16(a)的時(shí)域波形上可以看出，兩級驅動(dòng)有效地降低了開(kāi)關(guān)時(shí)的振蕩，而從圖16(b)的頻譜上來(lái)，兩級驅動(dòng)也有非常明顯的效果，將振蕩產(chǎn)生的EMI峰值抑制了10dB以上。因為這一方法只改變了諧振回路中的電阻，因此諧振頻率不會(huì )發(fā)生變化。

另外，值得一提的是，由于多級驅動(dòng)實(shí)際上降低了開(kāi)關(guān)速度，它對開(kāi)關(guān)損耗是有一定影響的。但相比于增加Bootstrap電阻的方法，由于多級驅動(dòng)可以動(dòng)態(tài)調節開(kāi)關(guān)速度，在諧振發(fā)生后，芯片可以加快管子開(kāi)通速度，從而使得總開(kāi)關(guān)時(shí)間僅有有限的增加，來(lái)減少過(guò)多的開(kāi)關(guān)損耗。

(a)開(kāi)關(guān)波形

(b)開(kāi)關(guān)頻譜

圖16 單級驅動(dòng)與兩級驅動(dòng)對比

4   總結

在本次的分享中，基于對噪聲源頻譜的分 析，我們可以量化各個(gè)關(guān)鍵參數對于頻譜的影響。另外，我們也介紹了芯片設計中降低EMI噪聲的一些方法：

從開(kāi)關(guān)頻率的選擇上，MPS芯片支持多種開(kāi)關(guān)頻率的選擇，部分芯片也可以開(kāi)啟抖頻；

從封裝與布線(xiàn)設計上，MPS的倒裝封裝，對稱(chēng)輸入設計，集成輸入電容等技術(shù)可以有效降低高頻噪聲源；從驅動(dòng)方法上，MPS獨特的多級驅動(dòng)可以有效減小開(kāi)關(guān)振蕩。

（本文來(lái)源于《EEPW》202504）