『從射頻信號完整性到電源完整性』射頻應用中的挑戰與解決方案

Qorvo 首席系統工程師/高級管理培訓師 Masashi Nogawa 將通過(guò)《 從射頻信號完整性到電源完整性 》這一系列文章，與您探討射頻（RF）電源的相關(guān)話(huà)題，以及電源軌可能對噪聲敏感的RF和信號鏈應用構成的挑戰。本文將提出一個(gè)簡(jiǎn)單的問(wèn)題： 鑒于受噪聲“污染”的電源可能會(huì )破壞您的信號，那您將如何保持電源軌的“清潔” ？

多年來(lái)，電子工程師們一直在討論“ 信號完整性 ”，但如今越來(lái)越意識到“電源完整性”對RF和信號質(zhì)量的影響?？梢赃@樣說(shuō)，關(guān)于電源完整性的討論始于20世紀末，當時(shí)的關(guān)注點(diǎn)在于如何為有高電流瞬態(tài)需求的微處理器提供合適的電源。這種需求首先在個(gè)人及商務(wù)計算機所使用的英特爾（Intel）和太陽(yáng)微系統（Sun Microsystems）等公司的生態(tài)系統中出現；例如，Istvan Novak博士曾在2000年的DesignCon上就電源分配網(wǎng)絡(luò )（PDN）的阻抗測量問(wèn)題做了題為《在電源分配網(wǎng)絡(luò )中測量毫歐姆和皮亨》的演講。如今，市場(chǎng)上出現了各種類(lèi)型的微處理器，如DSP、FPGA和GPU， 如何處理瞬態(tài)電流被視為PDN日益嚴峻的技術(shù)挑戰 。

最初，PDN設計更偏向于給數字系統供電，以確保和維持準確的邏輯高、低電平。例如，由負載電流瞬變導致的過(guò)多電源軌輸出電壓下沖可能會(huì )翻轉邏輯狀態(tài)，過(guò)多的過(guò)沖可能會(huì )損壞處理器芯片。由于允許的過(guò)沖和下沖峰值之間的裕量很小，而且電源軌電壓越來(lái)越低，因此開(kāi)發(fā)出了一些特殊技術(shù)；如英特爾移動(dòng)電壓配置（IMVP）規范中所述的方法，即在負載瞬變時(shí)有意引入“下垂”，以限制總電壓偏移（圖1）。

圖1，利用主動(dòng)引入“下垂”調制來(lái)減少由負載瞬變導致的總的電壓偏差

隨著(zhù)我們社會(huì )數字化程度的加深，嵌入式處理器（DSP、FPGA、GPU）被廣泛應用于各種設備中，人機界面的普及以及由此產(chǎn)生的數據洪流意味著(zhù)我們必須應對日益增長(cháng)的高速數據通信需求。更高的數據速率通常意味著(zhù)處理器及通信接口消耗的功率更大。更長(cháng)路徑的連結讓傳輸信號更類(lèi)似于模擬信號，伴隨著(zhù)邊沿偏移，電平易受下垂以及其它電源的影響。這使得驅動(dòng)通信線(xiàn)路的電源軌完整性變得愈發(fā)重要。

按照PDN設計目標隨時(shí)間的發(fā)展順序，系統對電流需求的增加可分為以下幾類(lèi)：

• 計算機 ： CPU中晶體管更高的集成度，要求更高的電流和更好的負載瞬態(tài)處理能力

• 嵌入式處理 ： DSP、FPGA和/或GPU處理更大的數據吞吐量，從而要求更高的電流及更高的負載瞬態(tài)水平

• 高速通信 ： 數字數據的激增要求通信接口提供更大的電流

這些日益增長(cháng)的需求成為推動(dòng)電源完整性提升的主要動(dòng)力；原因在于最簡(jiǎn)單同時(shí)也是最重要的一條規則： 歐姆定律 。在PDN的考量中，歐姆定律轉化為一個(gè)目標阻抗Z Target ，如Larry Smith、Steve Sandler和Eric Bogatin在一篇文章中所表述的“等式1”所示。該等式定義了從處理器晶圓內核往PDN看進(jìn)去的最高阻抗。如果PDN的阻抗保持在此限值之下，即便芯片中流入最極端的瞬態(tài)電流，也會(huì )產(chǎn)生一個(gè)可接受的低電源軌瞬態(tài)電壓。

Z Target =ΔV (max-noise) /I Transient （等式1）

當談到電源完整性時(shí)，大多數情況下，我們的“電源軌”是一個(gè)電壓調節器，有時(shí)也被稱(chēng)為 電壓調節模塊（VRM） 。Keysight Technologies公司的Heidi Barnes在其文章中對此進(jìn)行了很好的總結：“ POL電源通常是采用降壓調節器DC/DC轉換器設計的開(kāi)關(guān)模式電源 。在微處理器印刷電路板領(lǐng)域，將其稱(chēng)為 電壓調節模塊 。所有這些術(shù)語(yǔ)彼此皆可等價(jià)互換，都用來(lái)指代電源的來(lái)源”。

VRM旨在為其負載設備提供穩定、恒定的電壓輸出 ，無(wú)論面對多高的負載電流亦或多快的負載電流瞬變。任何偏離VRM目標輸出電壓的偏差都被視為誤差或噪聲。在此處，我們使用“誤差電壓”這個(gè)術(shù)語(yǔ)來(lái)更多地表示直流意義上的電壓偏差；相比之下，“噪聲電壓”一詞則更多指代交流或頻域中的電壓偏差。因此，我們完美而理想的直流電源（如目標電壓為3.3V）應具有以下特點(diǎn)：

• 使用校準后的高精度數字萬(wàn)用表（DMM）讀數為3.300000000…

• 在示波器上，使用最敏感的電壓量程顯示為一條直線(xiàn)

• 使用頻譜分析儀監測3.3V輸出時(shí)，無(wú)可見(jiàn)信號功率，低至底噪

圖2，完美的VRM輸出

導致VRM系統出現直流誤差或噪聲的因素有很多，因此以下列出的因素并非詳盡無(wú)遺。對此，本系列的后續文章將就這些主題展開(kāi)詳細探討。

• 直流輸出電壓誤差

VRM內部參考電壓偏離目標值

VRM中誤差放大器的正（+）或負（-）輸入端口出現偏移電壓

• 動(dòng)態(tài)/交流輸出電壓誤差

VRM反饋回路存在交流噪聲源——VRM系統中的所有電阻、晶體管和二極管在調節過(guò)程中都會(huì )引入噪聲

• VRM的負載調整能力有限

VRM受負載電流的影響

• VRM的輸出阻抗有限

VRM在頻域內受動(dòng)態(tài)/交流負載電流的影響；參見(jiàn)等式1

• VRM的線(xiàn)性調整能力有限

VRM受輸入電壓的影響

• PSRR（電源紋波抑制比）

VRM在頻域內受動(dòng)態(tài)/交流輸入電壓的影響

對于本系列所有文章而言，需要強調的一個(gè)重要因素在于VRM輸出電壓通常分配給多個(gè)負載器件，無(wú)法在每一個(gè)器件上都保持完全精準。 這與RF或信號鏈電路設計并無(wú)不同。