利用單片機實(shí)現復雜的分立邏輯

開(kāi)發(fā)人員可利用PIC16F13145系列單片機中的可配置邏輯模塊（CLB）外設實(shí)現硬件中復雜的分立邏輯功能，從而精簡(jiǎn)物料清單（BOM）并開(kāi)發(fā)定制專(zhuān)用邏輯。

在許多嵌入式系統應用中，通常都會(huì )使用分立式邏輯器件，例如74'HC系列。這些邏輯器件的優(yōu)勢在于可以獨立于單片機（MCU）工作，并且響應速度比軟件快得多。但是，這些器件會(huì )增加物料清單（BOM）并且需要占用額外的PCB面積。

為了解決這一問(wèn)題，Microchip的許多單片機都集成了一種名為可配置邏輯單元（CLC）的外設（在PIC? MCU上）或名為可配置定制邏輯（CCL）的類(lèi)似外設（在A(yíng)VR? MCU上）。這兩種外設都實(shí)現了軟件定義的定制邏輯，可以獨立于CPU執行。換句話(huà)說(shuō)，一旦設置了定制邏輯功能，其行為就獨立于單片機。

但是，這兩種外設存在限制，即每個(gè)實(shí)例的邏輯數量非常小。每個(gè)CLC大約相當于一個(gè)查找表（LUT），而CCL相當于一個(gè)內部具有幾個(gè)獨立LUT的實(shí)例。這兩種外設的功能非常強大，可用于開(kāi)發(fā)簡(jiǎn)單邏輯電路、將各種信號混合在一起以及與其他硬件外設相集成。例如，硬件按鈕去抖、WS2812輸出生成和正交解碼這些示例都需要使用這兩種外設，但單片機中這兩種外設的數量并不多，因此限制了應用的復雜度。

為了支持更復雜的應用，PIC16F13145系列單片機引入了一種名為可配置邏輯模塊（CLB）的新型邏輯外設（如圖1所示）。請注意，CLB并不會(huì )取代CLC或CCL外設，器件可以同時(shí)配備CLC/CCL和CLB。 

圖1——CLB框圖

PIC16F13145系列單片機上的CLB包含四個(gè)邏輯組，每組包含八個(gè)BLE。不同邏輯組的BLE之間彼此連接——每個(gè)邏輯組代表兩個(gè)GPIO輸出和一個(gè)可選的CPU中斷。當工作電壓為5.5V時(shí)，BLE的傳播時(shí)間典型值小于6 ns。整個(gè)結構中的所有BLE共用一個(gè)公共時(shí)鐘，其時(shí)鐘源與可選的時(shí)鐘分頻器一起在軟件中進(jìn)行配置。CLB可以使用單片機的內部時(shí)鐘源之一或外部提供的時(shí)鐘源。 

該外設從單片機的存儲器中進(jìn)行初始化，之后可通過(guò)外設引腳選擇（PPS）直接從自身結構中控制引腳。用戶(hù)可通過(guò)PPS重新分配用于硬件外設的I/O引腳，從而獲得更大的設計靈活性。舉例來(lái)說(shuō)，如果SPI時(shí)鐘先前使用RA1，但使用RA6會(huì )更有利，那么便可以通過(guò)PPS重新映射引腳。

CLB中的其他元件包括專(zhuān)用的3位硬件定時(shí)器（帶解碼輸出）、用于輸入信號的邊沿檢測器以及32位輸出寄存器（用于調試）。單片機上的其他獨立于內核的外設（CIP）輸出可用作CLB的輸入，以便實(shí)現更復雜的設計。

由于CLB比CLC或CCL復雜得多，因此Microchip開(kāi)發(fā)了一款名為CLB合成器的新工具。CLB合成器提供了一個(gè)用于配置邏輯的圖形界面，如下面的圖2所示。除了邏輯原語(yǔ)之外，該工具還支持更高級的邏輯模塊庫（可由用戶(hù)預先提供或定制）。

與該圖形工具交互時(shí)，后臺會(huì )自動(dòng)生成一個(gè)Verilog模塊用于合成。如果開(kāi)發(fā)人員更喜歡編寫(xiě)自己的Verilog或者已準備好該文件，則可以將其作為模塊直接導入工具。

圖2——已打開(kāi)相移鍵控（PSK）示例的CLB合成器

CLB合成器的輸出是一個(gè)匯編文件，其中包含用于設置CLB的比特流和一些用于將CLB配置為外設的源代碼。該工具可通過(guò)MPLAB^?代碼配置器（MCC）或獨立在線(xiàn)工具運行。MCC是一款代碼生成實(shí)用程序，允許用戶(hù)使用可視化界面來(lái)設置和配置單片機中的外設。當硬件外設完成配置后，MCC將生成初始化代碼和器件API。

在運行時(shí)，使用板上硬件直接從程序存儲器加載CLB比特流。這種實(shí)現的好處在于如果在程序運行時(shí)需要更改CLB配置，則可以使用存儲在器件存儲器中的不同比特流重復執行加載過(guò)程。

為了演示CLB的應用，我們創(chuàng )建了一系列用例示例。這里我們將討論兩個(gè)示例：7段顯示轉換器和SPI至WS2812轉換器。用例示例可作為構件復制以用作完整解決方案的一部分。這里旨在展示該外設的實(shí)用性以及它能夠為設計帶來(lái)哪些價(jià)值。

第一個(gè)用例是7段顯示轉換器。7段顯示器可通過(guò)一組普通的I/O引腳驅動(dòng)，但標準實(shí)現通常需要使用軟件定義的查找表將輸入數字轉換為適合顯示器的正確輸出模式。在該實(shí)現中，CLB充當硬件查找表。所需的輸出字符（0到F）從軟件加載到CLB輸入寄存器中。顯示器的每個(gè)輸出段均由LUT控制，以將輸入映射到輸出。

該用例示例在內部用于構建計時(shí)系統的新控制板。最初的用戶(hù)界面是在20世紀80年代使用74'HC系列邏輯開(kāi)發(fā)。使用CLB后，一個(gè)20引腳的單片機即可實(shí)現電路板上的顯示和鍵盤(pán)邏輯，極大地精簡(jiǎn)了物料清單（BOM）。圖3并排給出了兩種方案以供比較。

圖3——原PCB與新PCB的并排比較。該示例由Josh Booth開(kāi)發(fā)

下一個(gè)示例是SPI至WS2812轉換器。WS2812是一種單線(xiàn)串行協(xié)議，用于通過(guò)脈寬調制控制LED陣列。在本例中，SPI硬件用作要發(fā)送到LED的數據的移位寄存器，而CLB用于將SCLK和SDO轉換為預期的輸出。

在本例中，這是通過(guò)單觸發(fā)3位計數器、帶使能功能的D鎖存器和4輸入LUT來(lái)實(shí)現，如下面的圖4所示。該實(shí)現的技巧體現在SPI和CLB的時(shí)鐘源。SPI時(shí)鐘設置為空閑高電平、在上升沿改變狀態(tài)并以WS2812輸出的頻率（800 kHz）運行，而CLB的時(shí)鐘源以前者10倍的頻率（8 MHz）運行。當SCLK為低電平時(shí)，將觸發(fā)3位計數器并開(kāi)始計數。當計數到7（0b111）時(shí)，3位計數器將停止并保持為0，直到時(shí)鐘脈沖的下一個(gè)低電平周期為止。

計數器的輸出與輸出數據的鎖存版本一起饋入4輸入LUT。這將設置數據的輸出模式，如圖4的右側所示。計數器復位后，計數器輸出將保持為0以完成循環(huán)。之后，可根據需要發(fā)送SPI硬件中的下一個(gè)字節，重復該循環(huán)。

圖4——SPI至WS2812轉換器框圖（由Petre Teodor-Emilian開(kāi)發(fā)）

這兩個(gè)示例都證明了單片機內部分立邏輯的優(yōu)勢。硬件外設可將CPU從各種任務(wù)中解放出來(lái)，從而縮短響應時(shí)間并降低功耗，同時(shí)減少元器件數量。有了CLB，之前無(wú)法在單片機內部實(shí)現的復雜應用現在都可以順利開(kāi)發(fā)。目前，可前往Microchip直銷(xiāo)網(wǎng)站或其他代理商處購買(mǎi)PIC16F13145系列單片機來(lái)獲取CLB。

Robert Perkel是Microchip的一名應用工程師。他主要負責編輯應用筆記，投稿文章和視頻等技術(shù)內容，以及分析外設的用例和開(kāi)發(fā)代碼示例與演示。Perkel畢業(yè)于弗吉尼亞理工大學(xué)，獲得了計算機工程理學(xué)學(xué)士學(xué)位。