PCB設計checklist：電源

要點(diǎn)1：大電流的電源電壓遠端反饋差分走線(xiàn)

電壓檢測分反饋檢測，反饋檢測。一般小電流電源采用近端反饋，如下電路為檢測電路。分壓電阻及反饋線(xiàn)靠近電源輸出（輸出電容）處放置，并單端信號反饋即可。

一般大電流電源采用近端反饋，如下電路為檢測電路。（如果有分壓電阻，分壓電阻靠近控制器放置）這對差分線(xiàn)的主要作用是為了抑制共模干擾，所以對于差分對的線(xiàn)長(cháng)差沒(méi)有要求。

要點(diǎn)2：電源電流采樣差分走線(xiàn)

電源電流采樣為微弱信號，需要差分走線(xiàn)，并且遠離干擾源。

錯誤走線(xiàn)示范：

0.9V主要是給單板上的兩個(gè)FPGA提供core電源，電流評估達到17.1A，電流比較大，因此懷疑是否因為過(guò)流導致的0.9V電壓跌落，因此測試0.9V電流，測試結果顯示的確是電流過(guò)流了(實(shí)際測試不到12A)，但是沒(méi)有達到原理圖中設置的過(guò)流點(diǎn)（25A）。

正確的做法：從電感兩端向中間引線(xiàn)，走成差分線(xiàn)，換算電路盡量都靠近控制器放置。

要點(diǎn)3：SW平面（Phase平面）在保證通流的前提下面積盡量小

Phase平面，即：下管的D極與下管的S極連接網(wǎng)絡(luò )，在0V與12V不斷跳變，對外輻射極大，電流也大。按照輸出電流計算通流，保證通流，同時(shí)在滿(mǎn)足通流的前提下保證面積較小。

錯誤布線(xiàn)圖如下：

干擾其他管腳和網(wǎng)絡(luò )，EN最小只有1.14V，導致電源誤關(guān)斷。

出線(xiàn)后保證通流能力的同時(shí)盡量削減Phase平面面積，并遠離易受干擾信號。如下圖所示。

要點(diǎn)4：電源輸出通流能力需要檢查

重點(diǎn)檢查過(guò)孔和線(xiàn)寬：通流與線(xiàn)寬關(guān)系有工具可以計算的，過(guò)孔的通流能力互連技術(shù)有做過(guò)實(shí)驗，實(shí)驗的結果是一個(gè)10MIL過(guò)孔可通2.7A電流，在設計過(guò)程中，考慮到電源的壓降和可靠性等因素，我們通常會(huì )按照一個(gè)過(guò)孔過(guò)1-1.5A設計。

同時(shí)，需要關(guān)注，正負片銅是否有打斷（BGA、過(guò)孔密集、以及過(guò)孔密集處是否有高速總線(xiàn)）。原本完整的電源平面會(huì )被密集過(guò)孔打的不滿(mǎn)足通流要求。

要點(diǎn)5：芯片的GND不能與電源濾波電容的GND共地（尤其需要遠離輸入電源的濾波電容）。

發(fā)現芯片的GND管腳上有干擾，隨后確認電源濾波電容的干擾通過(guò)共地的GND管腳影響到芯片的差分輸入。

在38.88M時(shí)鐘線(xiàn)路收發(fā)器的差分輸入端測試，發(fā)現輸入的差分信號有干擾，后來(lái)查看PCB，發(fā)現芯片的GND管腳在bottom面與4個(gè)12V電源的濾波電容共地，于是測試芯片的GND管腳，發(fā)現GND管腳上也存在干擾，當撬起芯片的GND管腳接到附近另一個(gè)電容的地上時(shí)，干擾明顯減小。初步確定電源濾波電容上的噪聲通過(guò)共地平面，直接將噪聲從芯片GND管腳串入，從而導致芯片的輸入差分信號受到干擾。由于芯片的GND受到干擾，直接抬高了GND的電平，導致差分輸入受到干擾，單端輸出暫時(shí)還沒(méi)有發(fā)現異常。PCB走線(xiàn)參見(jiàn)圖

要點(diǎn)6：高速信號，敏感信號遠離輸入電源及輸入GND。

12V的PCIe 11 lane 離12V電源平面過(guò)近，耦合到噪聲導致掉為1X或者os下掉盤(pán)。

錯誤示范如下：

要點(diǎn)7：大電流的DCDC輸入建議電感隔離

眼圖很差,眼睛完全沒(méi)睜開(kāi)

根因分析：

12V上的開(kāi)關(guān)噪聲耦合到了1V1平面。VID電源的MOS管的開(kāi)關(guān)噪聲影響了前級的輸入12V。而1.1V的參考地為12V，12V上的干擾耦合到了1.1V平面。

解決措施：

采用L型濾波，在VID輸入的12V上串上1uH的電感，并并上一個(gè)470u電容。測量1.1V平面上的VID的噪聲被完全濾除?，F象也隨之消除。

要點(diǎn)8：輸入電容靠近上MOSFET放置

在開(kāi)關(guān)電源工作過(guò)程中，上管打開(kāi)的時(shí)候是下圖中紅色的電流環(huán)路；下管打開(kāi)的時(shí)間內是下圖中紫色的電流環(huán)路。但是兩個(gè)時(shí)段疊加在一起，通過(guò)上管和下管的部分是一個(gè)大電流跳變的電流環(huán)路，而通過(guò)電感的電流跳變幅度并不大(藍色波形)。

所以我們把上管下管和輸入電容這個(gè)環(huán)路作為一個(gè)干擾環(huán)。

所以我們要把輸入電容靠近上管和下管放置，盡可能減小這個(gè)環(huán)的面積。

要點(diǎn)9：GATE,BOOT電容走線(xiàn)盡量短粗

MOS管的柵極驅動(dòng)由于開(kāi)關(guān)電壓差較大，瞬間電流很大，所以在布線(xiàn)時(shí)要盡量走短而粗的線(xiàn)，減小走線(xiàn)沿路的干擾和走線(xiàn)的電感效應，保證mos管可靠開(kāi)閉，一般15mil或以上，如果空間不夠的話(huà)，互連也會(huì )走10mil的大小。

下圖左邊的圖中粉紅色高亮的線(xiàn)為上MOS管的驅動(dòng)走線(xiàn)，該走線(xiàn)在內層的布線(xiàn)寬度只有4.2mil，而且線(xiàn)長(cháng)也沒(méi)有做到最短。開(kāi)關(guān)電源的MOS管在板上用到的數量不算多，所以要挨個(gè)排查驅動(dòng)線(xiàn)的走線(xiàn)，特別是換層后走線(xiàn)寬度是否仍滿(mǎn)足寬度要求。

要點(diǎn)10：二極管、電感、磁珠、RC濾波的電阻前后的走線(xiàn)線(xiàn)寬需要保持一致；

如下圖中，磁珠隔離后，給器件的4個(gè)電源管腳供電，走線(xiàn)太細，寬度只有5mil；

如下圖圈中，core電源線(xiàn)滿(mǎn)足要求，但fanout太細；

如下圖圈中，鎖相環(huán)地經(jīng)過(guò)磁珠濾波后，走線(xiàn)太長(cháng)太細，fanout太細；