高速傳輸需求飆升 PCIe訊號測試不妥協(xié)

隨著(zhù)科技的迅速發(fā)展，數字數據轉換正面臨著(zhù)前所未有的挑戰。從人工智能的應用到高畫(huà)質(zhì)影音串流服務(wù)的普及，再到自動(dòng)駕駛技術(shù)的日益成熟，數據流量正在以驚人的速度增長(cháng)。這種趨勢也在網(wǎng)絡(luò )和運算領(lǐng)域引發(fā)了一系列的變革，人工智能和分解技術(shù)的引入，進(jìn)一步提升了運算、服務(wù)器和儲存系統的效能。這些技術(shù)的快速發(fā)展推動(dòng)著(zhù)對于高速數字接口的需求，例如PCI Express（PCIe）、USB、DDR等，這些接口在當今數字世界中扮演著(zhù)至關(guān)重要的角色。

高速數字系統的挑戰
高速數字系統面臨著(zhù)眾多技術(shù)挑戰。其中最主要的挑戰，來(lái)自于高速數字訊號頻率特性以及傳輸線(xiàn)材料的高頻損耗。
高速數字系統的研發(fā)過(guò)程包括對芯片、功能電路區塊、電/光線(xiàn)路和連接器等組件的深入研究。從最初的原型設計到后續的除錯、設計驗證和認證合規性測試，工程師們透過(guò)不懈的努力，不斷提升著(zhù)高速數字訊號的質(zhì)量與效能。
然而，高速數字系統同時(shí)也面臨著(zhù)眾多的技術(shù)挑戰。其中，最主要的挑戰來(lái)自于高速數字訊號頻率特性以及傳輸線(xiàn)材料的高頻損耗。這些因素導致了訊號衰減、頻率抖動(dòng)、串擾和眼圖等問(wèn)題的出現。
頻率抖動(dòng)是數字訊號時(shí)間軸上的時(shí)序變化，受到多種因素的影響，例如電路和通訊路徑中的噪聲；而串擾則是相鄰訊號線(xiàn)之間的訊號泄漏現象，可能導致高速數字系統的誤操作；眼圖作為評估數字訊號質(zhì)量的重要工具，用于展示串行數據訊號中0和1數據流的圖形。
克服這些技術(shù)挑戰是高速數字系統開(kāi)發(fā)中的一個(gè)重要任務(wù)，這需要工程師們不斷尋找創(chuàng )新解決方案，以確保高速數字系統的可靠性和性能。

 
圖一 : 一體化訊號質(zhì)量分析儀結合了多種測試功能。

深入了解PCIe
在當今數據驅動(dòng)的世界中，高速數據傳輸已成為數據中心、車(chē)輛系統、運算和儲存領(lǐng)域的核心需求。而PCIe作為一種擴充總線(xiàn)和插槽接口標準，正在引領(lǐng)著(zhù)這個(gè)領(lǐng)域的發(fā)展。PCIe標準由PCI-SIG管理和定義，其不斷演進(jìn)以適應日益增加的數據需求。
PCI-SIG不僅專(zhuān)注于傳統電線(xiàn)技術(shù)，還在積極研究最新的光學(xué)電路，目的在克服當前數據傳輸速度的限制。與傳統的電線(xiàn)技術(shù)相比，光學(xué)電路能以更快的速度傳輸數據，同時(shí)降低能量損耗，這對于未來(lái)數據中心和高速運算系統的發(fā)展至關(guān)重要。
然而，PCIe的發(fā)展并非一帆風(fēng)順，它面臨著(zhù)來(lái)自技術(shù)和設計的挑戰。早期的PCIe 5.0標準及以前版本使用了不歸零（Non-Return-to-Zero；NRZ）代碼，其中數據1由正電壓表示，數據0由負電壓表示。然而，隨著(zhù)數據需求的增加，PCIe 6.0和7.0標準導入了脈沖幅度調變（Pulse Amplitude Modulation；PAM）技術(shù)，采用四個(gè)電壓（PAM4）來(lái)表達2個(gè)數據位，并導入了前向糾錯（Forward Error Correction；FEC）。雖然PAM4提供了更高的傳輸速率和更大的容量，但其誤碼率（Bit Error Rate；BER）更容易受到抖動(dòng)和噪聲的影響，進(jìn)而增加了設計的復雜度。
在PCIe的開(kāi)發(fā)過(guò)程中，從原型設計到商業(yè)發(fā)布的每個(gè)階段都需要評估高速數字系統的訊號質(zhì)量。測試訊號質(zhì)量是為了提高產(chǎn)品質(zhì)量，并確保訊號的可靠性。此外，為了確保主機與裝置的互聯(lián)性，物理層測試也變得至關(guān)重要，例如抖動(dòng)容限測試和鏈路訓練評估。

PCIe測試與分析技術(shù)
在當今高速數據傳輸的世界中，PCIe已經(jīng)成為許多系統的核心接口標準。然而，要確保PCIe設備的穩定運行，進(jìn)行有效的發(fā)射器、接收器以及協(xié)議測試是至關(guān)重要的。

發(fā)射器與接收器測試
發(fā)射器（Tx）測試旨在評估PCIe設備輸出的參考頻率和數據訊號的各種特性，如上升/下降時(shí)間、振幅、眼圖寬度和抖動(dòng)等。這些測試通常使用實(shí)時(shí)示波器（Real-Time Oscilloscope；RTO）進(jìn)行，同時(shí)鎖相環(huán)（Phase Locked Loop；PLL）帶寬則由脈沖模式產(chǎn)生器（Pulse Pattern Generator；PPG）作為訊號源進(jìn)行測量。
接收器（Rx）測試則是透過(guò)PPG和誤碼率（Bit Error Rate；BER）測試儀對電訊號施加壓力，例如噪聲和抖動(dòng)，來(lái)評估PCIe裝置的抖動(dòng)容限、串擾和運行裕度等。

協(xié)議測試
協(xié)議測試涉及使用鏈路訓練狀態(tài)機（Link Training and Status State Machine；LTSSM）來(lái)管理物理層中連接的狀態(tài)轉換。這些測試可以評估LTSSM是否正常轉換，并分析鏈路訓練和LTSSM，以確定是否存在物理或邏輯錯誤。
Tx、Rx和協(xié)議測試通?？赏高^(guò)一體化訊號質(zhì)量分析儀（如安立知的MP1900A），該儀器結合了實(shí)時(shí)示波器、脈沖模式產(chǎn)生器和誤碼率測試儀的功能。測試軟件能夠輕松設定復雜的測試參數，并自動(dòng)控制訊號質(zhì)量分析儀，縮短測試時(shí)間，提高測試效率。
互連測試
互連測試涉及使用向量網(wǎng)絡(luò )分析儀（Vector Network Analyzer；VNA）來(lái)評估零件和訊號線(xiàn)的插入和返回損耗。這對于除錯和性能提升至關(guān)重要，可以幫助確定正在開(kāi)發(fā)的原型設備中訊號劣化的原因，并提出改善方案。

PCIe 6.0基本規格測試系統

 
圖二 : PCIe 6.0基本規格測試系統

安立知的訊號質(zhì)量分析儀MP1900A兼具測試重現性和簡(jiǎn)單的操作等優(yōu)點(diǎn)，是一款經(jīng)PCI-SIG認證的高性能誤碼率測試儀。而MP1900A系列，搭配太克科技的DPO70000SX實(shí)時(shí)示波器，以及通過(guò)硅驗證的Synopsys PCI Express 6.0 IP，便是一套PCIe 6.0的基本規格測試系統。
PCIe 6.0的前向糾錯（FEC）是一項關(guān)鍵技術(shù)，可確保32-Gbaud PAM4（64 Gbps）且受傳輸路徑損耗影響的低訊噪比（SNR）訊號之完整性，然而帶來(lái)的影響是與評估待測物（DUT）有關(guān)的復雜度變得更高。為了提高測試效率，使用Tektronix DPO70000SX 實(shí)時(shí)示波器執行自動(dòng)基本規范校準和訊號質(zhì)量評估，并結合安立知的MP1900A，可以實(shí)時(shí)測量FEC誤碼率。
根據PCI Express 6.0規格，安立知MP1900A將產(chǎn)生由DPO70000SX示波器校準的應力兼容訊號，并將該訊號傳輸至Synopsys PCI Express 6.0 IP，即可使用DUT內部錯誤計數器測量位錯誤。此外，MP1900A PAM4誤碼檢測器將在DUT回放模式下測量位誤差。使用MP1900A的FEC功能，將有助于分析并顯示FEC糾正與未糾正錯誤，以及后FEC誤碼率，而DPO70000SX實(shí)時(shí)示波器則將分析來(lái)自DUT的訊號波形。

結語(yǔ)
透過(guò)不斷的研究和創(chuàng )新，PCIe將繼續在數據傳輸的領(lǐng)域中發(fā)揮著(zhù)重要作用。測試訊號質(zhì)量和尋找新的解決方案將是確保PCIe設備高質(zhì)量、高效能的關(guān)鍵。對于PCIe設備來(lái)說(shuō)，發(fā)射器、接收器和協(xié)議測試是確保其性能和可靠性的關(guān)鍵步驟。通過(guò)使用先進(jìn)的測試儀器和技術(shù)，工程師們能夠更準確地評估設備的性能，并快速解決潛在問(wèn)題，確保系統的順利運行和符合標準規范。