基于USB總線(xiàn)的ADSP-TS101S鏈路口加載
加入技術(shù)交流群
2 TS101的軟件設計流程及加載引導方式
TS101的軟件設計流程如圖2所示。其中，鏈接描述文件(．LDF)定義了整個(gè)系統的存儲器配置和程序中數據及代碼的具體存放位置。加載核文件(．DXE)是指加載引導核程序，其大小為32 bit，放在加載文件的起始部分，其功能是用來(lái)實(shí)現TS101的正確引導。ADI公司在其DSP集成開(kāi)發(fā)環(huán)境Visual DSP++安裝目錄的ldr子目錄下提供了標準加載核文件及相應的源程序(．ASM)和鏈接描述文件。一般可直接使用提供的標準加載核文件或對其相應的源程序進(jìn)行簡(jiǎn)單修改，重新編譯鏈接生成所需的加載核文件。加載文件是由引導加載器(elfloader)將可執行文件進(jìn)行一定的格式變化，并在起始位置附加上加載核文件生成的。本文引用地址：http://dyxdggzs.com/article/202238.htm
加載程序的外部設備可以直接向鏈路口緩沖寫(xiě)入數據，只要寫(xiě)入速率不超過(guò)DSP的主時(shí)鐘頻率即可。此處的外部設備采用計算機的USB總線(xiàn)。鑒于FPGA在數字電路系統設計中具有可靠性高、設計靈活、易于開(kāi)發(fā)等優(yōu)點(diǎn)，本文采用FPGA進(jìn)行Link Port與USB的接口設計，使USB的輸出滿(mǎn)足Link Port的協(xié)議，以實(shí)現DSP的鏈路口加載。
3 USB總線(xiàn)及其與Link Port的接口
采用FPGA實(shí)現基于USB總線(xiàn)的TS101的Link Port加載結構框圖如圖3所示。
3．1 Link Port發(fā)送模塊
ADI公司網(wǎng)站上有推薦的實(shí)現TS101的Link Port收發(fā)協(xié)議的VHDL代碼，但是比較復雜，鑒于本文只需要使用Link Port的發(fā)送功能，且無(wú)需緩沖，故根據圖1所示的最小Link Port配置編寫(xiě)代碼，實(shí)現Link Port發(fā)送功能?；贔PGA的TS101的Link Port發(fā)送模塊結構框圖如圖4所示。
評論