新推出的同步SAR模數轉換器的片內校準優(yōu)勢

摘要：增益校準功能使廣泛前端電阻值的系統誤差低于0.05%，無(wú)需執行任何校準例程，只需對每個(gè)通道的單個(gè)寄存器執行寫(xiě)操作即可。

簡(jiǎn)介

傳統上，同步采樣逐次逼近寄存器(SAR) ADC被視為是對主要由能源客戶(hù)提出的提供保護繼電器應用的需求的響應。在輸配電網(wǎng)絡(luò )中，保護繼電器監測電網(wǎng)，以盡快對任何故障情況（過(guò)壓或過(guò)流）作出反應，避免造成嚴重損壞。

為了監測傳輸的電源，需要同步測量電流和電壓。電流是通過(guò)變壓器(CT)來(lái)測量的，在通過(guò)變壓器后，電流減小，提供隔離，并通過(guò)負載電阻轉換為電壓。電壓是通過(guò)電阻網(wǎng)絡(luò )來(lái)測量的，這是一個(gè)分壓器，它將電壓從kV范圍降至V范圍。ADI公司提供同步采樣ADC來(lái)監測電壓和電流，以簡(jiǎn)化雙器件、四器件或八器件的功率計算。圖1所示的信號鏈原理圖通常用于測量單相，多相電力系統的功率需要使用通道數量更高的數據采集系統(DAS)，即8個(gè)通道對應3個(gè)相位和1個(gè)中性相位。

圖1 電源監控應用中的典型信號鏈。為簡(jiǎn)潔起見(jiàn)，僅顯示一個(gè)相位

何時(shí)使用外部前端電阻

雖然電阻輸入ADC被設計成直接與大多數傳感器連接，但在某些情況下，可能需要在模擬輸入前面增加外部電阻。例如，如果應用需要額外的抗混疊濾波，或需要保護輸入不受過(guò)流故障影響，就可能出現上述這種情況。

抗混疊濾波器

盡管電阻輸入ADC通常提供一個(gè)內部抗混疊濾波器，但許多應用可能以較低的采樣頻率運行，因此，需要較低的轉折頻率。

一個(gè)常見(jiàn)的要求是：在每個(gè)工頻周期采集256個(gè)樣本，也就是說(shuō)，對于50 Hz電網(wǎng)系統，采樣頻率(fS)為12.8 kSPS。

采樣頻率如此之低，所以需要在電阻ADC的輸入前面增加一個(gè)外部低通濾波器(LPF)，用于抑制高于6.4 kHz的頻率，即奈奎斯特頻率(fS/2)。這可以通過(guò)增加一個(gè)一階RC濾波器來(lái)實(shí)現。

輸入保護

在其他應用示例中，特別是在保護繼電器市場(chǎng)中，在故障發(fā)生時(shí)，過(guò)電流可能會(huì )流入模擬輸入引腳。為免損壞器件，絕對最大額定值(AMR)指示須將輸入電流限制在10 mA以下。我們建議使用一個(gè)外部串聯(lián)電阻來(lái)限制這種潛在的輸入電流。

如果傳感器輸出電壓意外增大到±30 V，輸入箝位保護電路（可以傳輸高達±16.5 V的電壓）將開(kāi)啟并傳輸大量電流，從而損壞該器件。在模擬輸入前面使用一個(gè)1.35 kΩ RFILTER，如此，在過(guò)應力期間，可以防止高于10 mA的電流流動(dòng)；但是，我們建議使用更大的電阻（例如10 kΩ）來(lái)防止頻段達到最大限值。

圖2 AD7606輸入箝位保護特性

在任何情況下，必須使用公式2中計算的大電阻（適用于抗混疊濾波器(AAF)或限流）中的一個(gè)來(lái)確保滿(mǎn)足兩種條件。但是，請注意，如果在故障狀態(tài)下模擬輸入信號的潛在過(guò)應力低于±21 V，且無(wú)需使用外部AAF，則可能無(wú)需使用外部電阻。

外部電阻導致的誤差

引入此類(lèi)外部電阻的缺點(diǎn)是，無(wú)論是用于額外濾波，還是用于保護器件免受大電流的影響，它們都會(huì )影響系統的精度。例如，AD7606經(jīng)過(guò)工廠(chǎng)調試，可以在整個(gè)溫度和電源范圍內提供極低的偏置和增益誤差，分別為最大32 LSB^[1]和6 LSB。但是，在增加外部無(wú)源器件之后，這些規格不再有效，因為系統增益誤差（系統將其視為電阻輸入ADC+前面的電阻）會(huì )增大到大于A(yíng)D7606的增益誤差。系統設計師很關(guān)注這種系統增益誤差，因為這意味著(zhù)他們必須自己執行系統增益校準，才能保證他們的最終產(chǎn)品能夠達到標準或最終用戶(hù)所要求的目標精度。我們可以使用兩種方法執行系統增益校準：

■   在生產(chǎn)中執行增益校準，也就是說(shuō)，生產(chǎn)的每個(gè)系統均需通過(guò)校準程序測試，存儲校準系數，然后使用這些系數來(lái)消除增益誤差。這與ADC在IC層面執行的操作相似，但是是在系統層面。

■   對每個(gè)ADC樣本使用固定的校正因子。因為下一節給出的分析很詳細地講解了系統增益誤差，所以數字主機控制器會(huì )使用消除系統增益誤差的因子來(lái)乘以從ADC中獲取的每個(gè)樣本。后文稱(chēng)之為后端校準。

使用第一種解決方案可以實(shí)現出色精度，但需要很長(cháng)時(shí)間進(jìn)行出廠(chǎng)測試，這會(huì )大大增加產(chǎn)品的成本。第二種解決方案雖然更便宜，但不那么精準，因為它是基于A(yíng)DC的典型輸入阻抗，且使用控制器資源，在有些情況下，會(huì )受到限制。有時(shí)候，為了避免這兩種復雜情況，客戶(hù)可能會(huì )選擇使用一個(gè)很大的輸入阻抗，在這種情況下，前端電阻導致的誤差會(huì )降低，使得系統精度隨之提高。通過(guò)使用這種方法，問(wèn)題從系統問(wèn)題轉變?yōu)镮C問(wèn)題。但是，這可能不是最有效的方法，因為增加輸入阻抗意味著(zhù)必須開(kāi)發(fā)新的解決方案，這需要時(shí)間，且會(huì )導致產(chǎn)生新的問(wèn)題，例如會(huì )因這些更大的片內電阻導致更高的噪聲。AD7606B和AD7606C具有片內增益校準功能，可以消除外部電阻導致的系統增益誤差，在不經(jīng)校準的情況下實(shí)現出色精度，避免增加系統解決方案的成本。

增益誤差

PGA的增益取決于反饋電阻(RFB)，它可以編程設置模擬輸入范圍和輸入阻抗(RIN)，這個(gè)值是固定的，典型值為1 MΩ。這些電阻經(jīng)過(guò)調整，可以正確設置PGA增益，將±10 V或±5 V的模擬輸入信號(AIN+/-)縮放到ADC輸入范圍，即±4.4 V，如圖3所示。

圖3 AD7606內部PGA。僅以±10 V范圍為例

但是，在PGA前面增加一個(gè)串聯(lián)電阻（我們將其稱(chēng)為RFILTER）時(shí)，增益會(huì )改變（偏離理想值）。這個(gè)電阻實(shí)際上是改變了公式3中的分母；所以，系統增益會(huì )低于其調整增益。

圖4 AD7606的模擬輸入（VX+和VX-）前面的串聯(lián)電阻會(huì )改變系統增益

例如，如果在A(yíng)D7606前面使用一個(gè)30 kΩ電阻，那么10 V輸入信號在到達ADC輸出端時(shí)，將不再是10 V信號，因為AD7606的PGA輸出也不再是4.4 V。PGA輸出將為4.2718 V，如果我們繪圖表示這個(gè)新理論系統增益轉換函數，則可以看出，增益誤差為約–3%，具體如圖5所示。

圖5 PGA輸出的幅度隨RFILTER的增大而減小。(a) 顯示PGA輸出（單位：V）,(b) 顯示PGA輸出電壓（FS的百分比）

我們可以使用以下公式計算增益誤差（RFILTER的函數）：

為了便于評估，我們可以通過(guò)圖表來(lái)表示公式5，作為系統增益誤差，顯示與滿(mǎn)量程(FS)之間的%和與RFILTER之間的關(guān)系，如圖6所示。

圖6 系統增益誤差（FS的%），與AD7606中的外部RFILTER電阻（1 MΩ輸入阻抗）呈函數關(guān)系

AD7606B/AD7606C

在A(yíng)D7606B項目開(kāi)發(fā)期間，指定的三款產(chǎn)品的輸入阻抗和分辨率如表1所示。

表1 AD7606B項目類(lèi)型、典型的輸入阻抗和分辨率

在任何一種情況下，無(wú)論RIN是5 MΩ或1.2 MΩ，串聯(lián)電阻(RFILTER)越大，系統增益越低，也就是說(shuō)，增益誤差越大。但是，RIN越大，RFILTER造成的影響越小，如公式5所示。理論上，對于高達50 kΩ的電阻，系統增益誤差從幾乎5%降低到1%。

圖7 因為輸入阻抗更高(5 MΩ)，所以AD7606B的PGA輸出幅度受外部RFILTER的影響更小

圖8中5 MΩ和1 MΩ輸入阻抗器件的對比顯示了電阻對系統增益誤差的影響。

圖8 基于輸入阻抗(RIN)的系統增益誤差（FS的%）比較

在某些應用中，這種增益誤差是可以接受的。誤差如此之低，便無(wú)需如以前一樣執行系統校準，這是在設計PGA時(shí)采用更高的輸入阻抗所要達成的目標。但是，在其他一些應用中，1%的系統增益誤差仍然可能超過(guò)行業(yè)標準或客戶(hù)要求，所以仍然需要進(jìn)行校準。

后端校準與片內校準

傳統校準一般發(fā)生在系統出廠(chǎng)測試期間。該流程旨在：

■   連接零電平(ZS)輸入，測量失調誤差。

■   消除這種失調。

■   連接滿(mǎn)量程(FS)輸入，測量增益誤差。

■   消除增益誤差。

但是，在這種情況下，因為可以通過(guò)公式5清楚了解該系統增益誤差，所以可以通過(guò)對數據實(shí)施后期處理，從控制器這一端輕松消除這種誤差，也就是說(shuō)，增加一個(gè)校準因子(K)來(lái)恢復公式4中引入的誤差，使得得出的系統增益在經(jīng)過(guò)校準之后，變得與公式3中定義的理想增益類(lèi)似。

我們將這種方法稱(chēng)為后端增益校準，它有兩大缺點(diǎn)：

■   它會(huì )消耗控制器端（微控制器/DSP/FPGA）的資源。

■   它假設RIN為其典型值，而這些電阻具有15%的公差，所以因器件而異。

圖9 后端校準模塊。假設RIN的典型值，且已知外部電阻值RFILTER，對主機控制器執行校準

將RIN值從最小值增加到最大值，但保持校準因子(K)不變，從公式6和圖10可以看出，校準精度如何隨內部電阻公差變化，對于用戶(hù)來(lái)說(shuō)，這是無(wú)法預測的。

圖10顯示在經(jīng)過(guò)后端校準后，理論增益誤差與RFILTER呈函數關(guān)系，許多輸入阻抗值都在A(yíng)D7606的15%公差范圍內。如果輸入阻抗與數據手冊中的典型規格（綠線(xiàn)）相同，表示后端校準完全消除了RFILTER導致的增益誤差。但是，如果在最壞情況下，控制器假設RIN = 1.2 MΩ（AD7606C-16數據手冊中給出的典型輸入阻抗），但電阻實(shí)際上為1 MΩ（數據手冊中給出的最小值），那么后端校準會(huì )不準確，在RFILTER = 30 kΩ這個(gè)給定值下，得出的增益誤差會(huì )大于0.5%，無(wú)法滿(mǎn)足行業(yè)標準的要求。

圖10 后端校準誤差取決于實(shí)際RIN值

AD7606B和AD7606C提供片內增益校準功能，在創(chuàng )建高精度數據采集系統時(shí)更具優(yōu)勢。1 無(wú)需消耗主機控制器的資源，也無(wú)需在出廠(chǎng)測試期間執行任何測量，即可輕松使用和實(shí)現最低的系統增益誤差。每個(gè)通道有一個(gè)寄存器，您可以將RFILTER值寫(xiě)入該寄存器，ADC之后有一個(gè)數字模塊，會(huì )以數字方式補償這個(gè)電阻增加的誤差。這個(gè)用戶(hù)可編程的數字模塊可以補償增益、失調和相位誤差，本文只介紹增益誤差。這個(gè)片內增益校準模塊可以獲知準確的輸入阻抗(RIN)，所以它始終比后端校準更精準，與實(shí)際的RIN和RFILTER值無(wú)關(guān)。

圖11 片內校準模塊。僅以一側通道為例

這個(gè)8位寄存器表示RFILTER整數變量，可以對高達64 kΩ的電阻實(shí)施補償，分辨率為1024 Ω。因為這種離散分辨率，如果RFILTER不是1024的倍數，會(huì )產(chǎn)生舍入誤差。圖12中的圖表顯示后校準誤差如何保持在±0.05%以下，不受RFILTER和RIN影響（在計算校準系數(K)時(shí)會(huì )使用這兩個(gè)值），不假設RIN等于其典型值，而是使用內部實(shí)際測量得出的RIN值。如果與圖10相比，以RFILTER = 30 kΩ為例，這意味著(zhù)誤差降低高達10倍。這個(gè)誤差與RFILTER完全無(wú)關(guān)，RFILTER越大，誤差降低的幅度越大。

圖12 片內校準模塊，按照通道

因為輸入阻抗誤差會(huì )影響校準精度，所以RFILTER誤差也會(huì )影響校準精度。但是，請大家注意三點(diǎn)：

■   RFILTER比RIN小得多，且分立式電阻公差一般也優(yōu)于內部1 MΩ輸入阻抗公差。

■   在后端校準和片內校準方案中，都會(huì )用到RFILTER公差導致的誤差。

■   用戶(hù)可以通過(guò)使用公差更低的分立式電阻來(lái)最小化RFILTER公差。

我們可以在啟用片內校準功能的情況下執行類(lèi)似研究，假設RFILTER在最糟糕的公差下，以比較不同的常用公差：5%、1%和0.1%。

圖13 RFILTER分立式電阻公差對片內校準功能精度的影響（最糟糕情況下）

試驗臺驗證

輸入阻抗產(chǎn)生的影響

根據之前的理論分析，從圖14和圖15所示的測試數據可以看出，輸入阻抗(RIN)高達5倍時(shí)，RFILTER電阻對系統增益誤差的影響會(huì )降低大約5。例如，AD7606 (RIN = 1 MΩ)前面的20 kΩ電阻會(huì )導致約1%的誤差，而這個(gè)電阻位于A(yíng)D7606B (RIN = 5 MΩ)前面時(shí)，只會(huì )導致約0.2%的誤差。但是，只需打開(kāi)片內增益校準功能，即可進(jìn)一步改善精度。無(wú)需執行任何測量；只需寫(xiě)入RFILTER值，四舍五入取最近的1024 Ω的倍數。如此，會(huì )將誤差大幅較低至低于0.01%，如圖14所示。請注意，這個(gè)誤差實(shí)際上是總非調整誤差(TUE)，包括所有的誤差源，因為：

■   假設基準電壓源和基準電壓源緩沖器都是理想的。沒(méi)有去除與2.5 V基準電壓源或4.4 V基準電壓源緩沖器輸出之間的偏差。

■   假設在寫(xiě)入值下，該電阻是理想的，即使存在1%的公差。沒(méi)有去除與預期電阻值之間的偏差。

■   沒(méi)有從測量值中去除失調誤差，包括AD7606x失調誤差或前端電阻之間的不匹配。

圖14 在啟用片內增益校準時(shí)，AD7606B的總誤差

AD7606C-16和AD7606C-18的輸入阻抗與AD7606B和AD7606不同，為1.2 MΩ（典型值）。因為輸入阻抗更低，所以該系列中的這些泛型可以實(shí)現更低的噪聲和更高的SNR性能。另一方面，在模擬輸入前面使用一個(gè)電阻時(shí)，它們的系統增益誤差相似。通過(guò)啟用片內增益校準，可以再次大幅降低誤差，降低到0.03%以下。

圖15 (a) AD7606C-16在啟用和不啟用片內增益校準時(shí)，系統增益誤差與RFILTER呈函數關(guān)系，(b) 片內校準圖上的特寫(xiě)

總之，外部前端電阻(RFILTER)導致的增益誤差和片內校準功能的精度都取決于輸入電阻(RIN)，在每個(gè)器件內部該值都是已知的。對這三個(gè)類(lèi)型，如果不進(jìn)行校準，那么增益誤差隨RFILTER呈線(xiàn)性變化，表2顯示在3個(gè)給定的RFILTER值下，三個(gè)類(lèi)型之間的比較，以及它們如何完全不受這些電阻值影響。

表2 在給定RFILTER下，不同泛型（校準和未校準狀態(tài)下）的總誤差(%)

*最糟糕的誤差，與RFILTER值無(wú)關(guān)

可以將這個(gè)實(shí)際數據與AD7606B/AD7606C部分中獲取的理論數據進(jìn)行比較。作為示例，圖16在同一個(gè)圖中顯示在啟用片內校準時(shí)，從AD7606C-16上采集的與RFILTER呈函數關(guān)系的總誤差，以及基于圖13中的理論分析計算得出的最糟糕誤差。盡管測試所得的誤差數據實(shí)際上是總非調整誤差（未去除失調或線(xiàn)性誤差），它們仍然低于理論數值。這表明，首先，增益誤差是器件總非調整誤差的主要部分，其次，用在電阻輸入ADC前面的真實(shí)電阻的公差在1%指定公差范圍內。

在任何情況下，確認總DC誤差始終小于±0.1% FS，這是許多應用的目標，且無(wú)需進(jìn)行校準，只需將置于前方的電阻的值寫(xiě)入ADC，只要低于65 kΩ ±1%，則與其值無(wú)關(guān)。

圖16 AD7606C-16的實(shí)際結果與理論分析結果之間的比較

片內校準與后端校準（測試結果）

如理論研究部分所述，可以在控制器一端（MCU、FPGA、DSP）使用簡(jiǎn)單的校準系數。但是，這樣有兩大缺點(diǎn)：需要額外的控制器資源，以及器件與器件之間的輸入阻抗差異會(huì )導致誤差。為了顯示與后端校準相比，片內校準所具備的優(yōu)勢，我們測量了一系列AD7606C-18裝置（在圖17中，受測裝置(UUT)的編號為1到4），在測量時(shí)，假設輸入阻抗始終為典型值(RIN = 1.2 MΩ)。

■   如圖17a所示，UUT #1可以出色完成校準，可與片內校準相媲美。這意味著(zhù)它的實(shí)際輸入阻抗(RIN)非常接近典型值。

■   UUT #2至#4顯示出一定偏差，這意味著(zhù)實(shí)際輸入阻抗(RIN)稍微高于典型值。

■   片內校準（在所有4個(gè)圖中，以深藍色顯示）保持所有裝置和RFILTER值的總誤差均低于0.03%。

在后端控制器中使用校準系數時(shí)，并不考慮PGA的實(shí)際輸入阻抗，這意味著(zhù)器件與器件之間的差異會(huì )導致后校準誤差。但是，片內校準會(huì )從內部測量輸入阻抗，所以校準結果更準確，且與置于前面的RFILTER和實(shí)際RIN阻抗無(wú)關(guān)。這種更低的后校準誤差有助于我們實(shí)現更高效、易于使用且精準的系統設計，這是除開(kāi)“無(wú)需對控制器的每個(gè)單獨的ADC數據點(diǎn)執行后處理，避免消耗資源”這個(gè)優(yōu)勢以外的另一個(gè)優(yōu)勢。

結論

電阻輸入同步采樣ADC是一種完整的解決方案，所有信號鏈模塊均在芯片上，提供出色的AC和DC性能，易于使用，可以直接與傳感器連接。正如某些應用指明，需要在模擬輸入前面增加外部電阻。這些外部電阻會(huì )增大系統的精度誤差，導致上市時(shí)間延長(cháng)，且會(huì )增加額外的校準成本。ADI公司推出AD7606B系列新型阻抗輸入ADC，幫助解決這一問(wèn)題。該解決方案包括更大的輸入阻抗和片內校準功能，可以幫助降低外部電阻導致的誤差。

參考資料

1 Eamonn J. Byrne。美國專(zhuān)利第10,312,930號：ADC數字增益誤差補償。ADI公司，2019年6月。

作者簡(jiǎn)介

Lluis Beltran Gil畢業(yè)于瓦倫西亞理工大學(xué)，于2009年獲電子工程學(xué)士學(xué)位，2012年獲工業(yè)工程學(xué)士學(xué)位。畢業(yè)后，Lluis于2013年加入ADI公司，擔任利默里克精密轉換器部的應用工程師，支持溫度傳感器開(kāi)發(fā)。目前，Lluis就職于A(yíng)DI精密轉換器部SAR ADC應用團隊，工作地點(diǎn)在西班牙瓦倫西亞。聯(lián)系方式：lluis.beltrangil@analog.com。

[1]最低有效位(LSB)，在±10 V范圍內相當于305.175 μV，在±5 V范圍內相當于152.58 μV