碳化硅功率晶體的設計發(fā)展及驅動(dòng)電壓限制

傳統上在高壓功率晶體的設計中，采用硅材料的功率晶體要達到低通態(tài)電阻，必須采用超級結技術(shù)（superjunction），利用電荷補償的方式使磊晶層（Epitaxial layer）內的垂直電場(chǎng)分布均勻，有效減少磊晶層厚度及其造成的通態(tài)電阻。但是采用超級結技術(shù)的高壓功率晶體，其最大耐壓都在1000V以下。如果要能夠耐更高的電壓，就必須采用碳化硅材料來(lái)制造功率晶體。以碳化硅為材料的功率晶體，在碳化硅的高臨界電場(chǎng)強度之下，即使相同耐壓條件之下，其磊晶層的厚度約為硅材料的1/10，進(jìn)而其所造成的通態(tài)電阻能夠有效被降低，達到高耐壓低通態(tài)電阻的基本要求。

在硅材料的高壓超級結功率晶體中，磊晶層的通態(tài)電阻占總通態(tài)電阻的90%以上。所以只要減少磊晶層造成的通態(tài)電阻，就能有效降低總通態(tài)電阻值；而碳化硅功率晶體根據不同耐壓等級，通道電阻（Channel resistance， Rch）占總通態(tài)電阻的比值也有所不同。例如在650V的碳化硅功率晶體中，通道電阻（ Channel resistance，Rch）占總通態(tài)電阻達50%以上，因此要有效降低總通態(tài)電阻最直接的方式就是改善通道電阻值。 由通道電阻的公式，如式（1）可以觀(guān)察到，有效降低通道電阻的方法有幾個(gè)方向：減少通道長(cháng)度L、減少門(mén)極氧化層厚度dox、提高通道寬度W、提高通道的電子遷移率μch、降低通道導通閾值電壓VT，或者提高驅動(dòng)電壓VGS。然而幾種方法又分別有自身的限制。

（1）

1.減少通道長(cháng)度L，就必須考慮DIBL效應

2.減少門(mén)極氧化層厚度dox，會(huì )造成門(mén)極氧化層的可靠度問(wèn)題

3.提高通道寬度W，必須增加功率晶體的面積，使成本增加

4.提高驅動(dòng)電壓VGS，會(huì )造成門(mén)極氧化層的可靠度問(wèn)題

5.降低通道導通閾值電壓VT，會(huì )造成應用上可能的誤導通現象

6.提高通道的電子遷移率μch來(lái)改善功率晶體的通道通態(tài)電阻，但是必須從晶體平面（crystal plane）選用及制程上著(zhù)手

實(shí)際上利用提高通道的電子遷移率μch來(lái)改善功率晶體的通道通態(tài)電阻，不僅是從制程上做調整，更是從晶體平面的選擇上做出選擇。在目前已量產(chǎn)的增強型碳化硅功率晶體的晶粒（die）結構來(lái)看，大致上可以分為二種，平面式（planar）以及溝槽式（trench），如圖1所示。

(a)

(b)

圖1  碳化硅功率晶體的結構：（a）平面式（b）溝槽式

這兩種不同形式的結構差異不僅僅在于是否以?xún)惹兜男问街圃於?，更主要的差異在于功率晶體的通道是由不同的碳化硅晶體平面制成。硅材料是由純硅所組成，但是碳化硅材料會(huì )依照不同的原子排列而有著(zhù)不同的晶體平面。傳統上平面式結構會(huì )采用<0001>的硅平面（Si-face）制作通道，而溝槽式結構功率晶體采用<1120>的晶體平面做為功率晶體的通道，根據實(shí)測結果，采用<1120>晶體平面時(shí)能夠有效利用其較高的電子遷移率，達到低的通態(tài)電阻。

(a)

(b)

(c)

圖2 （a）碳化硅功率晶體的晶體平面（b）溝槽式功率晶體采用的晶體平面（c）<1120>晶體平面的高電子遷移率

值得一提的是，在平面式碳化硅功率晶體制造通道采用的<0001>硅平面中，受到晶體缺陷程度較高，造成電子遷移率較低及產(chǎn)生較高的通道電阻。要克服這個(gè)問(wèn)題，在設計上會(huì )使用較薄的門(mén)極氧化絕緣層，使其具有較低的門(mén)極閾值電壓（~2V），進(jìn)而降低通道電阻，這也是平面式結構功率晶體的特征之一。在實(shí)際應用時(shí)，會(huì )建議用戶(hù)在設計驅動(dòng)電路時(shí)，截止時(shí)驅動(dòng)電壓采用負電壓，以避免驅動(dòng)時(shí)的錯誤操作造成功率晶體燒毀。反之，在溝槽式結構的碳化硅功率晶體因其具有較高的門(mén)極閾值電壓（>4V），無(wú)論哪一種電路結構，都不需要使用負電壓驅動(dòng)。

如上所述，碳化硅材料具有高臨界電場(chǎng)強度，采用碳化硅做為高壓功率晶體材料的主要考量之一，是在截止時(shí)能夠以硅材料1/10的磊晶層厚度達到相同的耐壓。但在實(shí)際上功率晶體內的門(mén)極氧化絕緣層電壓強度，限制了碳化硅材料能夠被使用的最大臨界電場(chǎng)強度，這是因為門(mén)極氧化絕緣層的最大值僅有10MV/cm。按高斯定律推算，功率晶體內與門(mén)極氧化絕緣層相鄰的碳化硅所能使用的場(chǎng)強度僅有4MV/cm，如圖3所示。碳化硅材料的場(chǎng)強度越高，對門(mén)極氧化絕緣層造成的場(chǎng)強度就越高，對功率晶體可靠度的挑戰就越大。因此在碳化硅材料臨界電場(chǎng)強度的限制，使功率晶體的設計者必須采用不同于傳統的溝槽式功率晶體結構，在能夠達到更低碳化硅材料場(chǎng)強度下，盡可能減少門(mén)極氧化絕緣層的厚度，以降低通道電阻值。在可能有效降低碳化硅材料臨界電場(chǎng)強度的溝槽式碳化硅功率晶體結構，如英飛凌的非對稱(chēng)溝槽式（Asymmetric Trench）結構或是羅姆的雙溝槽式（Double trench）結構，都是能夠在達到低通態(tài)電阻的條件之下，維持門(mén)極氧化絕緣層的厚度，因門(mén)極氧化絕緣層決定了它的可靠度。

圖3 門(mén)極氧化層場(chǎng)強度限制了功率晶體內碳化硅材料的場(chǎng)強度

(a)

(b)

圖4 碳化硅功率晶體結構

（a）英飛凌的非對稱(chēng)溝槽式結構     （b）羅姆的雙溝槽式結構

門(mén)極氧化絕緣層的電場(chǎng)強度挑戰不僅來(lái)自碳化硅材料的影響，也來(lái)自門(mén)極氧化絕緣層它本身。硅材料在被制造半導體的過(guò)程中經(jīng)過(guò)蝕刻及氧化作用，可以產(chǎn)生厚度相對均勻、雜質(zhì)少的門(mén)極氧化層。但在碳化硅材料經(jīng)過(guò)蝕刻及氧化作用后，除了產(chǎn)生門(mén)極氧化絕緣層外，尚有不少的雜質(zhì)及碳，這些雜質(zhì)及碳會(huì )影響門(mén)極氧化層的有效厚度及碳化硅功率晶體的可靠度，如圖5所示。

圖5 碳化硅門(mén)極氧化絕緣層受雜質(zhì)影響造成有效厚度改變

考慮到門(mén)極氧化層厚度對碳化硅功率晶體可靠度的影響，在門(mén)極氧化層的設計上必需考慮這些可能影響門(mén)極氧化層有效厚度的因素。除了采用更厚的門(mén)極氧化層設計以提高碳化硅的可靠性之外，還要針對門(mén)極氧化層進(jìn)行遠超出額定門(mén)極電壓的長(cháng)時(shí)間電壓測試。如圖6所示，VGUSE是門(mén)極電壓建議值，VGMAX 是額定門(mén)極電壓最大值，隨著(zhù)時(shí)間推移增加門(mén)極電壓值，直到所有的功率晶體門(mén)極都燒毀失效。 采用這樣的門(mén)極測試，可以檢測出門(mén)極氧化層會(huì )在不同的電壓下產(chǎn)生失效。一般來(lái)說(shuō)，在較低電壓下失效是由于上述雜質(zhì)造成有效門(mén)極厚度減少的外在缺陷（extrinsic defect）;而在較高電壓下的失效被稱(chēng)為本質(zhì)缺陷（Intrinsic defect）），是來(lái)自F-N隧穿效應（Fowler-Nordheim tunneling）的作用，或是門(mén)極氧化層超過(guò)其最大電場(chǎng)10MV/cm。

圖6 碳化硅門(mén)極氧化層可靠度測試及其本質(zhì)缺陷及非本質(zhì)缺陷示意圖

碳化硅功率晶體的另一項設計挑戰就是門(mén)極閾值電壓的不穩定性（threshold voltage instability）。門(mén)極閾值電壓的不穩定性，會(huì )影響碳化硅功率晶體的可靠度。如果碳化硅功率晶體的閾值電壓往上，會(huì )造成功率晶體的通態(tài)電阻值及導通損耗增加；反之，如果碳化硅功率晶體的閾值電壓往下，會(huì )造成功率晶體易產(chǎn)生誤導通而燒毀。門(mén)極閾值電壓的不穩定性有兩種現象，可回復型閾值電壓滯后作用（Reversible threshold voltage hysteresis） 及不可回復型的閾值電壓漂移（threshold voltage drift）；門(mén)極閾值電壓的不穩定性來(lái)自于門(mén)極氧化層及碳化硅的介面間存在缺陷（trap），如同對介面間的電容進(jìn)行充放電，而門(mén)極電壓驅動(dòng)過(guò)程造成電子或電洞被捕獲，從而形成閾值電壓的滯后作用。

圖7 碳化硅功率晶體門(mén)極閾值電壓的滯后作用及偏移

如式（2），閾值電壓滯后作用是由門(mén)極氧化層接面的缺陷密度（Density of defect）及材料的帶隙（bandgap）所決定。相比于硅材料，碳化硅的材料缺陷密度比硅材料缺陷密度高1000~10000倍；而碳化硅的帶隙約為硅的3倍，因而造成碳化硅功率晶體的閾值電壓滯后作用在未經(jīng)處理之前，高達數伏特（V）之多，而硅材料只有數毫伏特（mV）。這也是電源供應器設計者在使用碳化硅功率晶體時(shí)所必須注意的考量重點(diǎn)之一。

（2）

碳化硅功率晶體在門(mén)極氧化層及碳化硅之間的電荷分布可簡(jiǎn)單化區分為固定式電荷（）和缺陷密度電荷（），碳化硅功率晶體在門(mén)極氧化層的電荷分布與門(mén)極閾值電壓的關(guān)系，可以用式（3）來(lái)描述。其中，當驅動(dòng)電壓為直流正電壓時(shí)，會(huì )發(fā)射電洞或捕獲電子，造成缺陷密度電荷增加，使門(mén)極閾值電壓提高；反之，當驅動(dòng)電壓為直流負電壓時(shí)，會(huì )發(fā)射電子或捕獲電洞，造成缺陷密度電荷減少，使門(mén)極閾值電壓降低。除閾值電壓滯后作用外，不可回復型的閾值電壓漂移也是碳化硅中的另一項特性，也是來(lái)自門(mén)極接面的缺陷及陷阱（trap）造成電荷交換產(chǎn)生的現象。一般而言，在碳化硅功率晶體內，可能會(huì )高達數百mV。

實(shí)際上除了少數應用的功率晶體在電路工作時(shí)，只有一次的開(kāi)或關(guān)動(dòng)作，能以直流電壓驅動(dòng)外，大部份交換式電源供應器內用于主開(kāi)關(guān)的功率晶體都會(huì )采用高頻交流電壓驅動(dòng)。從實(shí)際測試的結果來(lái)看，當在不同的門(mén)極閾值電壓之下，會(huì )有不同的門(mén)極截止電壓設計要求：提供較低門(mén)極閾值電壓的碳化硅功率晶體的供應商，會(huì )建議截止時(shí)采用負電壓驅動(dòng)，以避免橋式相連的功率晶體在上下交互導通及截止時(shí)，減少受到寄生電容效應及門(mén)極回路電感在門(mén)極端產(chǎn)生感應電壓而產(chǎn)生上下管間的誤導通及燒毀；反之對于具有較高門(mén)極閾值電壓的碳化硅功率晶體而言，并不需要采用負電壓驅動(dòng)，使用負電壓驅動(dòng)不僅會(huì )增加電路的復雜度，也會(huì )加大門(mén)極閾值電壓往上的漂移量，如圖8所示，使用較高的正電壓或負電壓時(shí)，隨著(zhù)功率晶體使用時(shí)間的增加，門(mén)極閾值電壓往上漂移的增量會(huì )更明顯，進(jìn)而造成功率晶體的通態(tài)電阻值隨著(zhù)使用時(shí)間的累積而慢慢增加。各品牌碳化硅功率晶體的門(mén)極閾值電壓的漂移量都有不同的數值，用戶(hù)在選用碳化硅功率晶體時(shí)必須先避免過(guò)高的正負電壓對門(mén)極閾值電壓帶來(lái)的負面影響。

(a)

(b)

圖8 (a)正極性驅動(dòng)電壓準位      (b)負極性驅動(dòng)電壓準位與門(mén)極閾值電壓漂移大小關(guān)系

為了避免碳化硅功率晶體的門(mén)極閾值電壓在長(cháng)時(shí)間的使用之下，產(chǎn)生過(guò)高的門(mén)極閾值電壓漂移，原則上，必須遵照資料手冊的建議值來(lái)使用及確認功率晶體的門(mén)極電壓值。如圖9所示，為了不造成碳化硅功率晶體的門(mén)極電壓大幅度漂移，針對其驅動(dòng)電壓的建議值及最大可以接受的電壓峰值，其中，值得注意的是，門(mén)極電壓的測量結果應該盡量排除封裝引腳的影響。

圖9 碳化硅功率晶體的驅動(dòng)電壓限制值

綜上所述，目前碳化硅功率晶體的發(fā)展主要在于幾個(gè)方向：1.降低單位晶粒面積下的通態(tài)電阻；2.提高功率晶體門(mén)極可靠度3.在不影響驅動(dòng)位準的大前提下降低驅動(dòng)電壓位準。這些設計上的挑戰，都由碳化硅功率晶體的設計者來(lái)構思及突破，而主流的碳化硅功率晶體在結構上分為兩大類(lèi)，平面式及溝槽式的碳化硅功率晶體，平面式的碳化硅功率晶體受限于晶體缺陷及電子遷移速度，大多采用較低的臨界門(mén)極電壓，并建議在橋式電路中采用負電壓截止驅動(dòng)電路 ，用以減少在橋式電路中功率晶體交互驅動(dòng)時(shí)可能產(chǎn)生的可能的誤導通；反之溝槽式的碳化硅功率晶體，采用具有較高電子遷移速度的晶體平面做為通道，可以設計較高的臨界門(mén)極電壓，并且不需要任何的負電壓截止驅動(dòng)電路。對于碳化硅功率晶體的用戶(hù)而言，驅動(dòng)電路設計相對簡(jiǎn)單，只需要提高驅動(dòng)電壓到合適的電壓值，就能夠享受碳化硅功率晶體帶來(lái)的優(yōu)點(diǎn)。