非常見(jiàn)問(wèn)題：SAR ADC的隔離

作者簡(jiǎn)介：Wilfried Platzer曾在德國卡爾斯魯厄學(xué)習信息技術(shù)，側重于射頻技術(shù)。他1997年開(kāi)始在ITT工作，后來(lái)在TDKMicronas工作。Wilfried擔任過(guò)多種職務(wù)，從現場(chǎng)應用工程師開(kāi)始，然后專(zhuān)注于混合信號IC的概念和系統架構工程設計。11年后，他跳到Auma從事電子預開(kāi)發(fā)工作。2015年，他加入凌力爾特公司（現為ADI公司的一部分）。目前，Wilfried是ADI公司的高級現場(chǎng)應用工程師，負責為瑞士提供區域支持。聯(lián)系方式：wilfried.platzer@analog.com。

問(wèn)題：如何為ADC 增加隔離而不損害其性能？

答案：對于隔離式高性能ADC，一方面要注意隔離時(shí)鐘，另一方面要注意隔離電源。SAR ADC傳統上被用于較低采樣速率和較低分辨率的應用。如今已有1 MSPS 采樣速率的快速、高精度、20 位SAR ADC， 例如LTC2378-20， 以及具有32位分辨率的過(guò)采樣SAR ADC，例如LTC2500-32。將ADC 用于高性能設計時(shí)，整個(gè)信號鏈都需要非常低的噪聲。當信號鏈需要額外的隔離時(shí)，性能會(huì )受到影響。

關(guān)于隔離，有3 方面需要考慮：

●   確保熱端有電的隔離電源

●   確保數據路徑得到隔離的隔離數據

●   ADC（采樣時(shí)鐘或轉換信號）的時(shí)鐘隔離，以防熱端不產(chǎn)生時(shí)鐘

隔離電源（反激拓撲與推挽拓撲的比較）

對于傳感器應用，隔離電源通常在10 W 以下范圍內。

反激式轉換器被廣泛用于隔離電源。圖1 顯示了反激式轉換器簡(jiǎn)單可行的特點(diǎn)。該拓撲的優(yōu)勢是只需要很少的外部元件。反激式轉換器只有1 個(gè)集成開(kāi)關(guān)。該開(kāi)關(guān)可能是影響信號鏈性能的主噪聲源。對于高性能模擬設計，反激式轉換器會(huì )帶來(lái)很多斷點(diǎn)，引起電磁輻射（稱(chēng)為EMI），這可能會(huì )限制電路的性能。

圖1 典型的反激式轉換器拓撲

圖2 顯示了變壓器L1 和L2 中的電流。在初級（L1）和次級（L2）繞組中，電流在短時(shí)間內從高值跳變?yōu)榱?。電流尖峰可以在圖3 的I（L1）/I（L2）跡線(xiàn)中看到。電流和能量在初級電感中累積，當開(kāi)關(guān)斷開(kāi)時(shí)，它們被傳輸到次級電感，產(chǎn)生瞬變。需要降低開(kāi)關(guān)噪聲效應導致的瞬變，因此，設計中必須插入緩沖器和濾波器。除了額外的濾波器之外，反激拓撲的另一個(gè)缺點(diǎn)是磁性材料的利用率低，而所需的電感較高，因此變壓器較大。此外，反激式轉換器的熱環(huán)路也很大，不易管理。有關(guān)熱環(huán)路的背景信息，請參閱應用筆記AN139^[1]。

圖2 LT8301在變壓器繞組中切換電流

反激式轉換器的另一個(gè)挑戰涉及開(kāi)關(guān)頻率變化。圖3 顯示了負載變化引起的頻率變化。如圖3a 所示，t1 < t2。這意味著(zhù)fSWITCH 隨著(zhù)負載電流從較高負載電流I 1 減小到較低負載電流I 2 而變化。頻率的變化會(huì )在不可預測的時(shí)間產(chǎn)生內部噪聲。此外，頻率也會(huì )因器件不同而異，這使得更難以對其進(jìn)行濾波，因為每個(gè)PCB 都需要調整濾波。對于一款5 V 輸入范圍的20 位SAR ADC，1 LSB 相當于大約5 μV。EMI 噪聲引入的誤差應低于5 μV，這意味著(zhù)為精密系統隔離電源時(shí)，不應選擇反激拓撲。

圖3（a）LT8301頻率變化，（b）從2.13 ms到2.23 ms的頻率變化的特寫(xiě)

還有其他電磁輻射干擾較低的隔離電源架構。就輻射而言，推挽式轉換器比反激式轉換器更合適。像LT3999 這樣的推挽式穩壓器提供了與ADC 時(shí)鐘同步的可能性，有助于實(shí)現高性能。圖4 顯示了隔離電源電路中的LT3999 與ADC 采樣時(shí)鐘同步的情況。請記住，初級到次級電容為開(kāi)關(guān)噪聲提供了一個(gè)避免共模噪聲效應的返回路徑。該電容可以在PCB 設計中利用重疊的頂層平面和第2 層平面實(shí)現，以及/ 或者利用實(shí)際電容實(shí)現。

圖4 具有超低噪聲后置穩壓器的LT3999

圖5 顯示了變壓器處的電流波形（初級側和次級側電流），它更好地利用了變壓器，提供更好的EMI行為。

圖5 LT3999電流波形

圖6 顯示了與外部時(shí)鐘信號的同步。采集階段的末端與同步引腳的正邊沿對齊。因此，將有一個(gè)大約4 μs 的較長(cháng)安靜時(shí)間。這使得轉換器可以在該時(shí)間范圍內對輸入信號進(jìn)行采樣，并將隔離電源的瞬變效應降至最小。LTC2378-20 的采集時(shí)間為312 ns，非常適合<1 μs 的安靜窗口。

圖6 LT3999及其與同步引腳的切換關(guān)系

數據隔離

數據隔離可以使用數字隔離器實(shí)現，例如ADuMx系列數字隔離器。這些數字隔離器可用于SPI、I2C、CAN 等許多標準接口，例如ADuM140 可用于SPI 隔離。為了實(shí)現數據隔離，只需將SPI 信號SPI 時(shí)鐘、SDO、SCK 和Busy 連接到數據隔離器。在數據隔離中，電能通過(guò)感性隔離柵從初級側傳輸到次級側。需要添加電流返回路徑，這由電容來(lái)完成。該電容可以在PCB 中利用重疊平面實(shí)現。

時(shí)鐘隔離

時(shí)鐘隔離是另一項重要任務(wù)。如果使用1 MHz 采樣速率的20 位高性能ADC，例如LTC2378-20，可以實(shí)現104 dB 的信噪比（SNR）。為了實(shí)現高性能，需要無(wú)抖動(dòng)時(shí)鐘。為什么不應使用像ADuM14x 系列這樣的標準隔離器？標準隔離器會(huì )增加時(shí)鐘抖動(dòng)，從而限制ADC 的性能。更多詳細信息請參見(jiàn)設計筆記DN1013^[1]。圖7 顯示了不同頻率、不同類(lèi)型時(shí)鐘抖動(dòng)下SNR的理論極限。像LTC2378 這樣的高性能ADC 的孔徑時(shí)鐘抖動(dòng)為4 ps，在200 kHz 輸入下理論限值為106 dB。

圖7 時(shí)鐘抖動(dòng)與ADC性能的關(guān)系

圖8 顯示的標準時(shí)鐘隔離器概念包括：

●   像ADuM250N 這樣良好的標準數字隔離器的抖動(dòng)為70 ps rms。對于100 dB SNR 目標，由于時(shí)鐘抖動(dòng)，信號采樣速率限制為20 kHz。

●   像LTM2893 這樣優(yōu)化的時(shí)鐘隔離器提供30 ps rms 的低抖動(dòng)。對于100 dB SNR 目標，現在的信號采樣速率為50 kHz，在全部SNR 性能下可提供更多帶寬。

圖8 使用標準隔離器實(shí)現時(shí)鐘隔離

●   圖9：對于更高的輸入頻率，應使用LVDS 隔離器。ADN4654 提供2.6 ps 抖動(dòng)，接近ADC 的最佳性能。在100 kHz 輸入時(shí)，時(shí)鐘抖動(dòng)導致的SNR 限值將是110 dB。

圖9 使用LVDS時(shí)鐘隔離器實(shí)現時(shí)鐘隔離

●   圖10：使用PLL 凈化時(shí)鐘。ADF4360-9 可以幫助減少時(shí)鐘抖動(dòng)。

圖10 使用額外PLL凈化時(shí)鐘抖動(dòng)的時(shí)鐘隔離圖10 使用額外PLL凈化時(shí)鐘抖動(dòng)的時(shí)鐘隔離

圖11 顯示了使用PLL 凈化時(shí)鐘的更詳細框圖。您可以將ADF4360-9 用作時(shí)鐘凈化器，并在輸出端增加1 個(gè)2 分頻器。AD7760 額定支持1.1 MHz。

圖11 ADF4360-9用作時(shí)鐘凈化器

因此， 不能直接支持LTC2378 等1 MSPS SARADC。在這種情況下，低抖動(dòng)觸發(fā)器會(huì )有幫助。它將時(shí)鐘2 分頻。

圖12 觸發(fā)器用于降低時(shí)鐘以用于LTC2378

●   圖13：本地產(chǎn)生時(shí)鐘是獲得具有所需抖動(dòng)性能的時(shí)鐘的另一個(gè)方案。本地時(shí)鐘生成會(huì )使時(shí)鐘架構更加復雜，因為它將異步時(shí)鐘域引入系統。例如，若要使用兩個(gè)單獨的隔離ADC，則時(shí)鐘的絕對頻率將會(huì )不同，必須增加采樣速率轉換以重新匹配時(shí)鐘。有關(guān)采樣速率轉換的一些細節，請參閱工程師對話(huà)筆記EE-268^[2]。

圖13 隔離（熱）側的時(shí)鐘產(chǎn)生

高性能Sigma-Delta ADC的時(shí)鐘時(shí)鐘的類(lèi)似問(wèn)題也適用于高性能Sigma-DeltaADC，如AD7760。這里，重要的時(shí)鐘信號是無(wú)抖動(dòng)過(guò)采樣時(shí)鐘，例如40 MHz。這種情況下不需要額外的分頻器。

結論

隔離式高性能ADC 需要仔細設計隔離方案并選擇隔離技術(shù)，以實(shí)現高于100 dB 的高性能SNR。應特別重視隔離時(shí)鐘，因為時(shí)鐘抖動(dòng)的影響可能會(huì )破壞性能。其次應注意隔離電源，簡(jiǎn)單的隔離拓撲（如反激）會(huì )引入高EMI 瞬變。為了獲得更好的性能，應使用推挽式轉換器。還需要關(guān)注數據隔離（盡管不太重要），可用標準器件能提供良好性能，對整體系統性能的影響較小。介紹這三個(gè)隔離主題有助于設計人員提出高性能隔離系統解決方案。

參考文獻：

[1] KUECK C. 應用筆記AN139: Power supply layout and EMI[R/OL].https://www.analog.com/media/en/technicaldocumentation/application-notes/an139f.pdf

[2] REDMAYNE D,TRELEWICZ E,SMITH A.設計筆記 DN1013: Understanding the effect of clock jitter on high speed ADCs[R/OL].https://www.analog.com/media/en/reference-design-documentation/design-notes/dn1013f.pdf

[3] PRABHUGAONKAR A V.工程師對話(huà)筆記EE-268:Programming asynchronous sample rate converters on ADSP-2136x SHA RC processors[R/OL].https:// www.analog.com/media/en/technical-documentation/application-notes/EE268v01.pdf

（本文來(lái)源于《電子產(chǎn)品世界》雜志2021年10月期）