基于EG4A20BG256和AD7403的電流采樣電路設計

作者簡(jiǎn)介：李紹軍（1989—），男，碩士，工程師，研究方向為光電云臺伺服。

0   引言

永磁同步電機電流環(huán)是永磁同步電機控制系統速度環(huán)和位置環(huán)的基礎，對控制系統實(shí)現快速響應﹑提高動(dòng)態(tài)性能有重要的影響。電流環(huán)的實(shí)現依靠模數轉換電路完成對電機相電流的采集，在很多電機驅動(dòng)場(chǎng)合，出于降低干擾提高采樣精度或是保證電路安全的考慮，需要在驅動(dòng)電路和信號處理電路間有電氣隔離，常見(jiàn)的隔離式電流采集電路有三種基本形式：霍爾電流傳感器結合運算放大器﹑采樣電阻結合隔離式運算放大器﹑采樣電阻結合Σ-Δ型模數轉換器 ^[1]。前兩種方式一般需要結合電機驅動(dòng)電路控制器（如DSP）的ADC 外設進(jìn)行處理，后者則需要通過(guò) FPGA 或具有Δ-Σ調制器的控制器進(jìn)行處理。電流環(huán)會(huì )對采集到的電流進(jìn)行一系列的數學(xué)運算處理，相比DSP 串行運算結構，FPGA 的并行運算結構可減小電流環(huán)路延時(shí)，提高電流環(huán)帶寬，進(jìn)而提高速度環(huán)響應速度^[2]。在需要過(guò)采樣以及高于16 bit 分辨率的模數轉換器的應用領(lǐng)域，Σ-Δ型模數轉換器相比傳統逐次逼近式模數轉換器具有很大優(yōu)勢，應用也更為廣泛^[3]。文中通過(guò)國產(chǎn)EG4A20BG256 FPGA 結合采樣電阻以及Σ-Δ型模數轉換器對永磁同步電機相電流進(jìn)行了采樣，并同時(shí)采樣了霍爾電流傳感器結合運算放大器的結果，以便對采樣結果進(jìn)行分析對比。

1   硬件設計

實(shí)驗電路組成結構如圖1 所示。DSP 通過(guò)門(mén)極驅動(dòng)電路與三相橋電路驅動(dòng)永磁同步電機勻速轉動(dòng)，AD7403-8 為AD7403 的8 腳封裝， 通過(guò)采集永磁同步電機電樞回路采樣電阻端電壓，輸出數字碼流給EG4A20BG256 FPGA 解碼處理，處理結果發(fā)送給DSP；同時(shí)DSP 通過(guò)霍爾電流傳感器采集永磁同步電機相電流，并經(jīng)運算放大電路信號調理后通過(guò)其內部ADC 模塊進(jìn)行采集作為對比樣本。

EG4A20BG256 是安路科技推出的一款EAGLE 系列國產(chǎn)低成本FPGA，有19 600 個(gè)LUT 單元﹑ 156 800 kbit存儲器﹑ 196 個(gè)用戶(hù)I/O 口﹑ 4 個(gè)PLL ﹑還有1 個(gè)ADC模塊和多個(gè)LVDS 接口，非常適合伺服控制應用領(lǐng)域^[4]。AD7403 是一款高性能數字隔離式模數轉換器，內置二階Σ-Δ型調制器，可以將模擬信號轉換為高速單個(gè)位數據流，滿(mǎn)輸入量程為± 320 mV，可通過(guò)調整輸入端采樣電阻的大小實(shí)現采樣電流量程的靈活調整。AD7403-8 采樣電路如圖2 所示。其兩側供電電源相互獨立隔離，右側3.3 V 電源與B0305T 隔離式電源轉換器共用，左側5 V 隔離電源由B0305 輸出提供。左側VIN+ 和VIN- 引腳通過(guò)差分濾波電路采集電機電樞回路采樣電阻兩端的端電壓。AD7403-8 將采樣電壓轉換為一組占空比與電壓值相關(guān)的碼流，接收EG4A20BG256 FPGA 提供的碼流時(shí)鐘，并將碼流發(fā)送至FPGA 處理。

圖2 AD7403-8采樣電路

2   軟件設計

Σ-Δ型模數轉換器工作的基本思想是采用高速﹑低位數（如1 位）的模數轉換器來(lái)實(shí)現低速﹑高位數的模數轉換器^[5]。AD7403-8 內部通過(guò)二階調制器將采樣電壓轉換為對應的數字碼流，為重構原始電壓信息，EG4A20BG256 FPGA 需要使用sinc³ 濾波器對該碼流進(jìn)行數字濾波和抽取處理。抽取率與模數轉換器吞吐速率和輸出數據位數相關(guān)，本次使用的碼流濾波解碼模塊抽取率為256，AD7403-8 輸入時(shí)鐘設置為10 MHz，則其最大數據吞吐速率為：

其中，f_mclk 為模數轉換器輸入時(shí)鐘，DR 為抽取率；

最大轉換位數為：

其中，N為sinc 濾波器階數，此處取值為3，DR為抽取率；

此處僅取高16 bit 作為轉換結果。上電后FPGA 啟動(dòng)碼流濾波模塊，由于需要和DSP 采樣結果進(jìn)行對比，FPGA 采樣時(shí)刻需要與DSP 輸出PWM 周期進(jìn)行同步匹配，當到其PWM 周期時(shí)，將FPGA 采樣觸發(fā)信號置高并發(fā)送給FPGA；FPGA 啟動(dòng)延時(shí)直到延時(shí)時(shí)間到達后啟動(dòng)采樣，保證FPGA 與DSP 在PWM 周期中心時(shí)刻同步進(jìn)行采樣；待濾波解碼模塊輸出完成標志后，將采樣結果通過(guò)串口發(fā)送至DSP。DSP 輸出PWM 頻率設置為10 kHz，當前AD7403-8 最大吞吐速率遠高于PWM頻率，可滿(mǎn)足采樣需求，FPGA 工作流程如圖3 所示。

FPGA 開(kāi)發(fā)環(huán)境為Anlogic TD 5.0.2 64-Bit，FPGA資源消耗情況如圖4 所示。

圖4 FPGA資源消耗

3   實(shí)驗分析

在電機輸入端給定電機固定電壓，霍爾傳感器經(jīng)DSP 處理，AD7403-8 經(jīng)FPGA 處理采樣到的電機電樞電流，如圖5 所示。

（a）0 A電流采樣對比

（b）3.22 A電流采樣對比

圖5 固定電流采樣對比

由AD7403 手冊^[6] 可知其輸出單位碼流占空比如表1 所示。

采樣電阻端電壓和輸出碼流占空比關(guān)系如式（3）所示：

其中，x 為輸入電壓；y 為對應的占空比；

AD7403-8 輸入端采樣電阻為50 m Ω ，如圖6 所示，AD7403-8 采樣電流分別為0 A 和3.22 A，即輸入端電壓分別為0 mV 和161 mV，參見(jiàn)圖6 的時(shí)鐘和數據波形圖。其中，通道1 為時(shí)鐘波形，通道2 為數據波形。0 mV 時(shí)數據碼流占空比為50%，161 mV 時(shí)數據碼流占空比為75.16%，占空比符合式（3）。

驅動(dòng)電機勻速轉動(dòng)，霍爾傳感器經(jīng)DSP 采集，AD7403-8 經(jīng)FPGA 處理采集到的電機電樞電流如圖7所示。

（a）0 mV電壓對應數據碼流占空比

（b）161 mV電壓對應數據碼流占空比

圖6 固定電壓數據碼流占空比

圖7 霍爾電流傳感器和AD7403-8動(dòng)態(tài)電流采集對比

通過(guò)兩種方式對上述靜態(tài)和動(dòng)態(tài)電流采集情況對比可見(jiàn)，EG4A20BG256 FPGA 和AD7403-8 配合有助于獲得更高精度和更低噪聲的采樣結果，提升電流環(huán)的性能。

4   結論

本文利用EG4A20BG256 FPGA 設計了重構AD7403-8模數轉換器的輸出碼流的sinc3 濾波器，根據DSP 觸發(fā)實(shí)時(shí)采樣重構電流值，并通過(guò)串口發(fā)送給DSP 處理，實(shí)驗驗證了該設計的可行性，電流采樣精度較高。

參考文獻：

[1] ADI公司.Σ-Δ轉換用于電機控制[EB/OL]. https://www.analog.com/cn/technical-articles/sigma-delta-conversionused-for-motor-control.html.

[2] 昌鵬,高瑾.基于FPGA的永磁同步電機電流環(huán)帶寬拓展的比較研究[J].電機與控制應用, 2018, 48(1):89-93.

[3] 陳小梅.適用于Sigma-Delta ADC的512倍數字抽取濾波器的設計與研究[D].武漢:華中科技大學(xué), 2016.

[4] 安路科技公司. EAGLE FPGA 器件概覽[EB/OL]. http://www.anlogic.com/down_view.aspx?TypeId=25&Id=138&Fid=t14:25:14.

[5] 楊貴杰,崔乃政,周長(cháng)攀.《電機數字控制系統集成設計》系列講座（十三）第6章 基于MCU架構交流電機數字控制系統集成設計[J]. 伺服控制, 2013, 000(005):88-94.

[6] ADI公司. AD7403中文數據手冊[EB/OL]. https://www.analog.com/cn/products/ad7403.html.

（本文來(lái)源于《電子產(chǎn)品世界》雜志2021年5月期）