手動(dòng)選擇頻段以縮短PLL鎖定時(shí)間
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢(xún)
ADRF6820是一款高度集成的解調器和頻率合成器，非常適合用于高級通信系統。 它內置一個(gè)寬帶I/Q解調器、一個(gè)小數N/整數N分頻鎖相環(huán)(PLL)以及一個(gè)低相位噪聲多核壓控振蕩器(VCO)。 該多核VCO覆蓋2800MHz至5700MHz的基頻范圍。 本振(LO)輸出范圍為356.25 MHz至2850 MHz，可使用分頻器（2分頻、4分頻和8分頻）。
本文引用地址：http://dyxdggzs.com/article/202106/426432.htm每個(gè)VCO內核包含多個(gè)重疊子頻段，以覆蓋數百MHz的頻率范圍。 將寄存器0x44中的位0和寄存器0x45中的位7均設為0，PLL可自動(dòng)執行VCO頻段校準并支持選擇最佳VCO。
PLL鎖定過(guò)程包括兩個(gè)步驟：
1.通過(guò)內部環(huán)路自動(dòng)選擇頻段（粗調）。 在寄存器配置期間，PLL首先根據內部環(huán)路進(jìn)行切換和配置。 隨后由一個(gè)算法驅動(dòng)PLL找到正確的VCO頻段。
2.通過(guò)外部環(huán)路細調。 PLL切換到外部環(huán)路。 鑒相器和電荷泵配合外部環(huán)路濾波器工作，形成一個(gè)閉環(huán)，確保PLL鎖定到所需頻率。 校準大約需要94,208個(gè)鑒頻鑒相器(PFD)周期；對于一個(gè)30.72 MHz fPFD，這相當于3.07 ms。
校準完成后，PLL的反饋操作使VCO鎖定于正確的頻率。 鎖定速度取決于非線(xiàn)性周跳行為。 PLL總鎖定時(shí)間包括兩個(gè)部分： VCO頻段校準時(shí)間和PLL周跳時(shí)間。 VCO頻段校準時(shí)間僅取決于PFD頻率；PFD頻率越高，鎖定時(shí)間越短。 PLL周跳時(shí)間由所實(shí)現的環(huán)路帶寬決定。 當環(huán)路帶寬比PFD頻率窄時(shí)，小數N分頻/整數N分頻頻率合成器就會(huì )發(fā)生周跳。 PFD輸入端的相位誤差積累過(guò)快，PLL來(lái)不及校正，電荷泵暫時(shí)沿錯誤方向吸入電荷，使鎖定時(shí)間急劇縮短。 如果PFD頻率與環(huán)路帶寬的比值提高，周跳也會(huì )增加；對于給定PFD周期，提高環(huán)路帶寬會(huì )縮短周跳時(shí)間。
因此，當使用自動(dòng)校準模式時(shí)，總鎖定時(shí)間對某些應用來(lái)說(shuō)可能太長(cháng)。 本應用筆記提出一種通過(guò)手動(dòng)選擇頻段來(lái)顯著(zhù)縮短鎖定時(shí)間的方案，步驟如下：
1.按照表1所示的寄存器初始化序列使器件上電。 默認情況下，芯片以自動(dòng)頻段校準模式工作。 根據所需的LO頻率設置寄存器0x02、寄存器0x03和寄存器0x04。
表1 寄存器初始化序列
寄存器 | 值 |
0x00 | 0xfeff |
0x01 | 0x0041 |
0x02 | 0x0003 |
0x03 | 0x0020 |
0x04 | 0x0000 |
0x10 | 0x0c26 |
0x20 | 0x000a |
0x21 | 0x0082 |
0x22 | 0x0800 |
0x23 | 0x0002 |
0x30 | 0x1106 |
0x31 | 0x0900 |
0x32 | 0x0000 |
0x33 | 0x0a00 |
0x34 | 0x0010 |
0x40 | 0x000e |
0x42 | 0x0000 |
0x43 | 0x0002 |
0x45 | 0x0000 |
0x49 | 0x000f |
0x02 | 0x0000 |
0x03 | 0x0000 |
0x04 | 0x16bd |
2.讀取鎖定檢測(LD)狀態(tài)位。 若LD為1，表明VCO已鎖定。
3.通過(guò)串行外設接口(SPI)回讀寄存器0x46的位[5:0]。 假設其值為A，將系統中所有需要的LO頻率對應的寄存器值保存到EEPROM。 由此便可確定頻率和相關(guān)寄存器值的表格（參見(jiàn)表2）。
表2 查找表
頻率點(diǎn) | 寄存器0x46 |
f1 | A |
f2 | B |
4.為縮短LD時(shí)間，將ADRF6820置于手動(dòng)頻段選擇模式，并用第3步收集到的數據手動(dòng)編程。 手動(dòng)編程步驟如下：
a)將寄存器0x44設置為0x0001： 禁用頻段選擇算法。
b)將寄存器0x45的位7設為1，從而將VCO頻段源設為已保存的頻段信息，而不是來(lái)自頻段計算算法。 用第3步記錄的寄存器值設置寄存器0x45中的位[6:0]。
c)通過(guò)寄存器0x22的位[2:0]選擇適當的VCO頻率范圍（參見(jiàn)表3）。
表3 VCO頻率范圍
LO選擇 | VCO頻率范圍 (MHz) | VCO_SEL （寄存器0x22的位[2:0]） |
內部VCO | 2850至3500 | 011 |
3500至4020 | 010 | |
4020至4600 | 001 | |
4600至5700 | 000 |
d)根據所需頻率更新寄存器0x02、寄存器0x03和寄存器0x04。 寄存器0x02設置分頻器INT值，即VCO頻率/PFD的整數部分；寄存器0x03設置分頻器FRAC值，即(VCO頻率/PFD ? INT) × MOD；寄存器0x04設置分頻器MOD值，即PFD/頻率分辨率。
e)監視LD以檢查頻率是否鎖定。 例如，PFD = 30.72 MHz且LO = 1600 MHz。
表4 手動(dòng)頻段校準寄存器序列
寄存器 | 值 | 描述 |
0x46 | 0x0032 | 讀取頻段校準值； LO = 1600 MHz的頻段校準值 |
0x44 | 0x0001 | 禁用頻段選擇算法 |
0x45 | 0x00b2 | 將寄存器0x45的位7設為1以禁用自動(dòng)校準，并迫使VCO使用所設置的頻段值； 位[6:0]必須載入之前記錄的值 |
0x22 | 0x2A03 | 選擇適當的VCO |
0x02 | 0x0034 | INT |
0x03 | 0x0066 | FRAC |
0x04 | 0x04cd | MOD |
圖1和圖2分別顯示了自動(dòng)頻段校準模式和手動(dòng)頻段校準模式下的鎖定檢測時(shí)間。 圖2中，線(xiàn)1（鎖定檢測）上的高電平表示PLL已鎖定。 線(xiàn)2 (LE)代表LE引腳，是一個(gè)觸發(fā)信號。 注意：鎖定檢測時(shí)間必須從低到高讀取。
自動(dòng)頻段校準模式下，鎖定時(shí)間約為4.5 ms；手動(dòng)頻段校準模式下，鎖定時(shí)間約為360 μs。 數據的測量條件為20 kHz環(huán)路濾波器帶寬和250 μA電荷泵電流配置。
圖1 自動(dòng)頻段校準模式下的鎖定時(shí)間，用信號源分析儀測試
圖2 手動(dòng)頻段校準模式下的鎖定時(shí)間，用示波器測試
結論
利用手動(dòng)頻段選擇，鎖定時(shí)間從典型值4.5 ms縮短到典型值360 μs。 對于每個(gè)頻率，首先利用自動(dòng)頻段選擇確定最佳頻段值并予以保存。 因為最佳頻段值隨器件而異，因此須對每個(gè)ADRF6820執行該程序。 VCO頻段無(wú)需因為溫度變化而更新。
評論