5G L1處理芯片的技術(shù)挑戰及CEVA的IP特色

1   關(guān)注的5G技術(shù)與應用

CEVA 提供面向UE /終端側和蜂窩基礎設施的L1處理的領(lǐng)先IP，目標客戶(hù)是設計和制造L1調制解調器的SoC和ASIC的企業(yè)。

CEVA 的UE產(chǎn)品瞄準廣大范圍的應用，從用于智能手機和終端的高端5GEMBB設備，到用于工業(yè)和可穿戴設備等5G 垂直應用的極低功耗設備，其中包括將于日后面世的Release 17 RedCap ( 降低容量5G)。

UE 基帶芯片器件市場(chǎng)歷來(lái)是高度整合的，然而，新的參與者正在尋求將5G 調制解調器集成到終端設備中，以用于多種垂直應用。

對于蜂窩基礎架構，CEVA專(zhuān)注于開(kāi)發(fā)L1處理平臺，涵蓋從宏蜂窩基帶單元到大規模MIMO無(wú)線(xiàn)電單元，以及多合一小型蜂窩的廣泛應用范圍。CEVA與一級OEM廠(chǎng)商建立了牢固的合作伙伴關(guān)系，這些廠(chǎng)商在CEVA的基帶DSP上構建ASIC基帶處理。

隨著(zhù)Open RAN拓撲的出現，新的OEM廠(chǎng)商進(jìn)入5G基礎設施市場(chǎng)。這些廠(chǎng)商需要新的芯片解決方案來(lái)代替昂貴且效率低下的FPGA實(shí)施方案。另一個(gè)重要的趨勢是需要高效的硅器件來(lái)處理大型MIMO系統的射頻處理。

CEVA戰略技術(shù)總監 Nir Shapira

2   5G L1處理的挑戰

5G L1處理非常復雜，對于吞吐量、延遲和功效提出了具有極大挑戰性的要求。5G L1要求解決方案具有可擴展性和靈活性，以便能夠應對不斷演進(jìn)的3GPP 標準。相比現今廣泛使用的可用COTS處理平臺和FPGA，使用最先進(jìn)的基帶DSP( 作為定制ASIC或ASSP的一部分) 可提高效率和降低成本。

許多新進(jìn)入市場(chǎng)的廠(chǎng)商缺乏設計完整L1子系統所需的資源或專(zhuān)業(yè)知識，因為設計L1子系統所需要的專(zhuān)業(yè)知識比DSP或CPU設計要多得多。一個(gè)高效的處理平臺必須為大部分的用戶(hù)層數據路徑提供硬件加速功能。

CEVA是提供完整基帶處理平臺的獨樹(shù)一幟IP供應商，這些IP為新進(jìn)入市場(chǎng)者提供了巨大的價(jià)值，可以顯著(zhù)降低風(fēng)險和縮短上市時(shí)間。

3   CEVA的解決方案

CEVA 擁有開(kāi)發(fā)基帶矢量DSP 的悠久傳統，作為其CEVA-XC 架構的一部分。最新成員CEVA-XC16 是市場(chǎng)上最強大的DSP，采用了獨特的多線(xiàn)程架構，并且是專(zhuān)為滿(mǎn)足5G 基站處理的巨大需求而設計的。

另一個(gè)XC 系列成員CEVA-XC4 500 已經(jīng)提供授權許可數十次，用于從智能手機、FWA 和V2X 到蜂窩基站的廣泛應用。

除了DSP 內核之外，CEVA 還提供完整的L1 平臺，可為UE 和終端提供完整的異構PentaG IP 平臺，其中包括矢量DSP、標量控制器、協(xié)處理器和硬件加速器。

同樣，對于基礎設施，CEVA 還提供面向基帶單元(DU)、射頻單元和小型蜂窩的參考設計。這些平臺支持包含新興O-RAN 前端接口的所有網(wǎng)絡(luò )拓撲。

（本文來(lái)源于《電子產(chǎn)品世界》雜志社2021年6月期）