PCI Express協(xié)議實(shí)現與驗證

摘要：稱(chēng)為第3代I／O接口技術(shù)的PCI Express總線(xiàn)規范的出現，從結構上解決了帶寬不足的問(wèn)題，有著(zhù)極為廣闊的發(fā)展前景?；赩erilog HDL硬件描述語(yǔ)言及可綜合化設計理念，完成了PCI Express IP核RTL代碼的設計。IP核代碼使用Verilog HDL語(yǔ)言編寫(xiě)，分模塊、分層次地設計了事務(wù)層、數據鏈路層和物理層的邏輯子層，并進(jìn)行了可綜合化設計與代碼風(fēng)格檢查。對設計的PCI Express IP核的功能分別從協(xié)議層次和應用層次進(jìn)行了驗證。具體實(shí)現上，采用Denali公司的PureSuite測試套件對IP核的協(xié)議兼容性進(jìn)行驗證，驗證范圍覆蓋了IP核的3個(gè)層次以及配置空間，采用QuestaSim仿真工具對IP核的應用層進(jìn)行驗證。仿真結果表明，設計的PCI Express IP核工作正常，性能優(yōu)良。
關(guān)鍵詞：PCI Express協(xié)議；IP核；驗證；I／O接口

0 引言
當下，計算機系統使用的主流內部總線(xiàn)技術(shù)為PCI總線(xiàn)。隨著(zhù)千兆以太網(wǎng)、RAID陣列等高帶寬設備的出現，PCI總線(xiàn)133 MB／s的帶寬已明顯不能滿(mǎn)足應用的需要。根據PCI總線(xiàn)的性能不足及計算機系統的應用需求，第3代I／O總線(xiàn)接口技術(shù)PCI Express應運而生。PCI Express是一種應用于各種計算與通信平臺的高帶寬、點(diǎn)對點(diǎn)串行互聯(lián)協(xié)議，支持虛通道、流量控制機制及熱插撥，具有錯誤處理及錯誤報告功能，并在軟件上與PCI兼容，具有鮮明的技術(shù)優(yōu)勢和廣闊的應用前景?；趯CI Express理論優(yōu)勢轉化為實(shí)際應用優(yōu)勢的考慮，設計了PCI Express IP核，并進(jìn)行了可綜合化設計與代碼風(fēng)格檢查，最后對設計的PCI Express IP核分別從協(xié)議層次和應用層次進(jìn)行了較為充分的功能驗證。

1 PCI Express協(xié)議
較之PCI總線(xiàn)，PCI Express在總線(xiàn)技術(shù)與結構上實(shí)現了較大飛躍，提供了高速、高性能、點(diǎn)到點(diǎn)、雙單工、串行、差分信號鏈路來(lái)互聯(lián)設備。PCI Express的基本結構包括根復合體(Root Complex)、交換機(Switch)以及端點(diǎn)設備(Endpoint)等，本文設計的PCI Expresb；IP(Intellectual Property)核屬于PCI Express端點(diǎn)設備。PCI ExpreSS總線(xiàn)典型拓撲結構如圖1所示。

根復合體(RC)為下層I／O設備連接到CPU和主存儲器系統提供了路徑，一個(gè)根復合體可支持一個(gè)或多個(gè)PCI Express端口；端點(diǎn)設備(EP)是PCI Express事務(wù)的請求發(fā)起者(Requester)或應答者(Compieter)，端點(diǎn)設備又分為傳統端點(diǎn)、PCI Express端點(diǎn)和根復合體集成端點(diǎn)；交換機(Switch)是由多個(gè)虛擬PCI-to-PCI橋設備組成的，其主要功能是為上游器件和下游器件的通信選擇路徑。