為工業(yè)4.0啟用可靠的基于狀態(tài)的有線(xiàn)監控 — 第2部分

簡(jiǎn)介

在“ 為工業(yè)4.0啟用可靠的基于狀態(tài)的有線(xiàn)監控 — 第1部分 ”一文中，我們介紹了ADI公司的有線(xiàn)接口解決方案，該方案幫助客戶(hù)縮短設計周期和測試時(shí)間，讓工業(yè)CbM解決方案更快地進(jìn)入市場(chǎng)。本文探討了多個(gè)方面，包括選擇合適的MEMS加速度計和物理層，以及EMC性能和電源設計。此外，還包括第一部分介紹的三種設計解決方案和性能權衡。本文為第二部分，著(zhù)重介紹第一部分展示的SPI至RS-485/RS-422設計解決方案的物理層設計考量。

為MEMS實(shí)現有線(xiàn)物理層接口的常見(jiàn)挑戰包括管理EMC可靠性和數據完整性。但是，在RS-485/RS-422長(cháng)電纜上分布SPI之類(lèi)的時(shí)鐘同步接口，同時(shí)在相同的雙絞線(xiàn)（虛假電源）上部署電源和數據時(shí)，會(huì )帶來(lái)更多挑戰。本文討論以下關(guān)鍵問(wèn)題，并就物理層接口設計提供建議：

◆   管理系統時(shí)間同步

◆   推薦的數據速率與電纜長(cháng)度

◆   適用于共用電源和數據架構的濾波器設計和仿真

◆   虛假電源結構中的無(wú)源元件性能權衡

◆   元件選擇和系統設計窗口

◆   試驗性測量

圖1.采用與不采用RS-485/RS-422長(cháng)電纜的系統的MISO數據和SPI SCLK同步。

時(shí)間同步和電纜長(cháng)度

設計SPI至RS-485/RS-422鏈路時(shí)，電纜和元件會(huì )影響系統時(shí)鐘和數據同步。在長(cháng)電纜中傳輸時(shí)，SCLK信號會(huì )在電纜中產(chǎn)生傳播延遲，100米長(cháng)的電纜會(huì )延遲約400ns到500 ns。對于MOSI數據傳輸，MOSI和SCLK會(huì )被電纜延遲同等時(shí)間。然而，從從機MISO發(fā)送到主機的數據會(huì )出現兩倍傳播延遲，因而不再與SCLK同步?？赡艿淖畲骃PI SCLK基于系統傳播延遲設置，包括電纜傳播延遲，以及主機和從機元件傳播延遲。

圖1展示系統傳播延遲如何導致SPI主機上出現不準確的SPI MISO采樣。對于沒(méi)有采用RS-485/RS-422電纜的系統，MISO數據和SPI SCLK會(huì )以低延遲或無(wú)延遲同步。對于采用了電纜的系統，SPI從機上的MISO數據與SPI SCLK之間存在一個(gè)系統傳播延遲，如圖1中的tpd1所示?；氐街鳈C的MISO數據存在兩個(gè)系統傳播延遲，如tpd2所示。當數據由于電纜和元件傳播延遲而右移時(shí)，會(huì )發(fā)生不準確的數據采樣。

為了防止出現不準確的MISO采樣，可以縮短電纜長(cháng)度、降低SPI SCLK，或者在主控制器中實(shí)施SPI SCLK補償方案（時(shí)鐘相位偏移）。理論上，系統傳播延遲應該小于SCLK時(shí)鐘周期的50%，以實(shí)現無(wú)錯通信；在實(shí)踐中，可以將系統延遲限值確定為SCLK的40%，這可以作為一般規則。

圖2針對1.1部分中描述的兩個(gè)SPI至RS-485/RS-422設計提供SPI SCLK和電纜長(cháng)度指南。這種非隔離設計使用了ADI公司具備高速EMC穩健性的小型RS-485/RS-422器件（ ADM3066E 和 ADM4168E ）。這種隔離設計還采用了ADI公司的iCoupler?信號和電源隔離 ADuM5401 器件，可以為SPI至RS-485/RS-422鏈路提供更高的EMC穩健性和抗噪聲干擾性能。這種設計會(huì )增加系統傳播延遲，導致不可在更高的SPI SCLK速率下運行。在更長(cháng)的電纜（超過(guò)30米）中傳輸時(shí)，強烈建議增加隔離，以幫助消除接地回路和EMC事件的影響，例如靜電放電(ESD)、電快速瞬變脈沖群(EFT)，以及與數據傳輸電纜耦合的高壓浪涌。當電纜長(cháng)度達到或超過(guò)30米時(shí)，隔離和非隔離設計的SPI SCLK和電纜長(cháng)度性能相似，如圖2所示。

圖2.針對隔離和非隔離設計的SPI SCLK和電纜長(cháng)度指南。

虛假電源

圖3.虛假電源物理層的交流和直流電壓電平。

背景知識

虛假電源將電源和數據部署在一根雙絞線(xiàn)上，在主機和從機之間實(shí)現單電纜解決方案。將數據和電源部署在同一根電纜上，可以在空間有限的邊緣傳感器節點(diǎn)上實(shí)現單連接器解決方案。

電源和數據通過(guò)電感電容網(wǎng)絡(luò )分布在單根雙絞線(xiàn)上，具體如圖3所示。高頻數據通過(guò)串聯(lián)電容與數據線(xiàn)路耦合，可以保護RS-485/RS-422收發(fā)器免受直流總線(xiàn)電壓影響，如圖3a所示。圖3所示為通過(guò)連接至數據線(xiàn)路的電感連接至主機控制器的電源。如圖3b所示，5V直流電源對交流數據總線(xiàn)實(shí)施偏置。在圖3c中，電流路徑顯示為從機和主機之間的IPWR，使用電纜遠端基于狀態(tài)監控(CbM)的從機傳感器節點(diǎn)上電感從線(xiàn)路中獲取電源。

圖4.SPI至RS-485/RS-422設計和虛假電源濾波器電路。

高通濾波器

在本文中，假設將虛假電源電感電容網(wǎng)絡(luò )部署到兩根電纜中，這會(huì )部署SPI MISO信號的RS-485/RS-422轉換。圖4描述主機和從機SPI至RS-485/RS-422的設計，以及SPI MISO數據線(xiàn)的虛假電源濾波器電路。濾波器電路采用高通電纜，所以要求傳輸的數據信號不能包含直流內容或極低頻率的內容。

圖5所示為二階高通濾波器電路，這是對圖4的簡(jiǎn)化演示。RS-485/RS-422發(fā)射器的電壓輸出標記為VTX，R1具備15Ω輸出電阻。R2為30 kΩ，是RS-485/RS-422接收器的標準輸入電阻。電感(L)和電容(C)值可以選擇，以匹配所需的系統數據速率。

選擇電感(L)和電容(C)值時(shí)，需要考慮最大的RS-485/RS-422總線(xiàn)壓降和壓降時(shí)間，如圖6所示。存在一些標準，例如對于單根雙絞線(xiàn)以太網(wǎng)²，指出的最大可允許壓降和壓降時(shí)間如圖6a所示。對于有些系統，最大的可允許壓降和壓降時(shí)間值可能更大，受信號極性交越點(diǎn)限制，如圖6b所示。

壓降和壓降時(shí)間可與圖5中的仿真配對，以確定系統的高通頻率。

對于衰減出色的系統，高通濾波器截止頻率和壓降要求之間的關(guān)系如公式1.3所示

在SPI至RS-485/RS-422通信系統中增加虛假電源時(shí)，很顯然可允許的最低SPI SCLK速率會(huì )受虛假電源濾波器元件限制。

為了實(shí)現不含位錯誤的可靠通信，需要考慮最糟糕場(chǎng)景下的最低SPI SCLK，例如，當所有的SPI MISO采樣位處于邏輯高電平時(shí)，如圖7所示。如果所有的MISO采樣位都處于邏輯高電平，會(huì )導致位數據數率低于系統SPI SCLK。例如，如果SPI SCLK為2 MHz，且所有16個(gè)位都處于邏輯高電平，那么虛假電源LC濾波器網(wǎng)絡(luò )的速率相當于125 kHz的SPI MISO位數率。

如“時(shí)間同步和電纜長(cháng)度”部分所示，電纜長(cháng)度越長(cháng)，需要的SPI SCLK速率越低。但是，虛假電源會(huì )限制最低的SPI SCLK速率。要平衡這些對立的要求，就需要小心選擇和確定無(wú)源濾波器元件的特性，尤其是電感。

圖5.RS-422發(fā)射數據路徑和RS-485/RS-422接收數據路徑的二階高通濾波器。

無(wú)源元件選擇

在選擇合適的功率電感時(shí)，需要考慮許多參數，包括足夠的電感、額定/飽和電流、自諧振頻率(SRF)、低直流電阻(DCR)和封裝尺寸。表1提供選擇的功率電感和參數。

額定電流需要滿(mǎn)足或超過(guò)遠程供電的MEMS傳感器節點(diǎn)的總電流要求，額定飽和電流需要更大。

此電感不會(huì )給交流數據造成高于其SRF的高阻抗，在達到某個(gè)點(diǎn)之后，會(huì )開(kāi)始呈現電容性阻抗特性。選擇的電感SRF會(huì )限制在SPI至RS-485/RS-422物理層上使用的最大SPI SCLK，如圖1所示。在長(cháng)電纜上使用時(shí)，可能不會(huì )接觸到SRF電感；例如，電纜超過(guò)10米時(shí)，可能無(wú)法達到11 MHz SPI SCLK速率（產(chǎn)品型號為744043101的SRF）。在其他情況下，在長(cháng)電纜上運行時(shí)，電感SRF可能達到更低的SPI SCLK速率（2.4 MHz、1.2 MHz）。如前所述，在虛假電源濾波器網(wǎng)絡(luò )中使用時(shí)，電感也會(huì )限制可允許的最低SCLK速率。

值更大的電感可以采用12.7 mm × 12.7 mm封裝，值更小的電感可以采用4.8 mm × 4.8 mm封裝。

選擇合適的直流電壓隔離電容時(shí)，受限因素包括瞬態(tài)過(guò)電壓額定值和直流電壓額定值。直流電壓額定值需要超過(guò)最大的總線(xiàn)電壓偏置值，具體如圖3所示。電路或連接器短路時(shí)，電感電流會(huì )失衡，會(huì )被端電極阻抗消耗。出現短路時(shí)，需要設置隔直電容的額定值，以實(shí)現峰值瞬態(tài)電壓。例如，在低功率系統中，電感飽和電流約為1 A時(shí)，對應的隔直電容額定值至少為⁴直流50 V⁴。

圖6.RS-422接收器的壓降和壓降時(shí)間。

表2顯示在通過(guò)權衡這些對立要求，以最小化電感尺寸時(shí)，會(huì )因為物理限制（內部繞組）等受到限制。