博通擴展與新思科技在7納米及5納米設計方面的合作

新思科技(Synopsys, Inc.)近日宣布與博通(Broadcom Inc.)擴展合作,助力博通基于Fusion Design Platform ?開(kāi)發(fā)半導體解決方案,以解決7納米及7納米以下的一系列設計難題。

在7納米設計多個(gè)成功經(jīng)驗的基礎上,博通與新思科技進(jìn)一步合作,部署了包括基于Fusion Design Platform進(jìn)行的5納米芯片設計。博通通過(guò)整合新思科技的工具、流程和方法,從最新的芯片工藝產(chǎn)品中獲得最大的收益,并有效地為客戶(hù)提供價(jià)值。

Fusion Design Platform旨在幫助設計團隊以最收斂的方式實(shí)現最佳的功耗、性能和面積(PPA),來(lái)確保最快和最可預測的成果時(shí)間(TTR)。Fusion Design Platform跨越了測試插入和優(yōu)化、RTL綜合、布局布線(xiàn)以及設計的收斂和signoff,是一種高度融合的解決方案。Fusion Design Platform使可預測PPA達到了新的水平,從而解決了業(yè)界芯片設計的固有挑戰。 

新思科技Fusion Design Platform的主要產(chǎn)品和功能包括:

?Fusion Compiler? RTL-to-GDSII解決方案: 高度優(yōu)化的全流支持,提供最佳設計可布線(xiàn)性和收斂以及最短的獲得結果的時(shí)間 (TTR) 

?IC Compiler? II布局和布線(xiàn):EUV單曝光布線(xiàn),提供優(yōu)化的5LPE設計規則支持、單鰭單元多樣化感知擺放合法化(single fin variant-aware legalization),以及過(guò)孔裝訂(via stapling),確保獲得最大的利用率和最小的動(dòng)態(tài)功耗 

?Design Compiler? NXT RTL綜合: 結果的相關(guān)一致性、布線(xiàn)擁塞減少、感知引腳訪(fǎng)問(wèn)的優(yōu)化、5LPE設計規則支持以及提供給IC Compiler II的物理指導 

?PrimeTime?時(shí)序signoff:近閾值超低電壓變異建模,過(guò)孔變異建模以及感知布局規則的工程變更指令(ECO)指南 

?StarRC?寄生參數提取:支持基于EUV單曝光的布線(xiàn),以及新的提取技術(shù),如基于覆蓋的過(guò)孔電阻和垂直柵極電阻建模