PCIe 5.0首秀！PCIe 4.0剛出生就落伍了？

PCIe 4.0產(chǎn)品正在紛紛面世，但是下一代PCIe 5.0已經(jīng)迫不及待地走來(lái)，標準規范剛剛完成不到半年的它，已經(jīng)得到了一批產(chǎn)品和技術(shù)的采納，比如Intel 10nm Agilex FPGA，比如CXL、CCIX、Gen-Z高速互連標準。

近日，芯片開(kāi)發(fā)工具和硅片IP大廠(chǎng)新思科技(Synopsys)展示了自己的PCIe 5.0 CXL、PCIe 5.0 CCIX方案，這也是PCIe 5.0首次公開(kāi)秀肌肉。

CXL、CCIX都是芯片間的互連協(xié)議，用于連接處理器和各種加速器(標量/矢量/矩陣/空間等架構)，并保持低延遲的內存和緩存一致性，都面向異構計算架構。

CXL 1.0/1.1、CCIX 1.1版本都引入了PCIe 5.0，利用其單鏈路32GT/s高帶寬的優(yōu)勢，并原生支持不同的鏈路帶寬。

新思科技最近推出的DesignWare CXL IP方案可采用16nm、10nm、7nm工藝制造，支持16個(gè)PCIe鏈路，包括CXL 1.1控制器、硅驗證的PCIe 5.0控制器、硅驗證的32GT/s PHY物理層、RAS、VC驗證IP。

DesignWare CCIOX 1.1 IP方案尚未正式發(fā)布，不過(guò)從展示來(lái)看，其功能已經(jīng)完備，PCIe 5.0已經(jīng)很好地融入其中。

兩套展示方案都基于FPGA和特殊設備，而沒(méi)有使用真實(shí)的芯片，所以還只是功能上的演示，距離實(shí)際產(chǎn)品尚還需要一些時(shí)日，但這無(wú)疑表明，PCIe 5.0會(huì )比我們想象的來(lái)得更快。