基于SDR的FM調制與解調器的實(shí)現

　　張博，李少陽(yáng), 劉宇

　　(西安郵電大學(xué)電子工程學(xué)院，陜西省 西安市 710121)

　　摘要：提出了一種基于SDR的FM調制解調器的實(shí)現方案，此方案采用ZYNQ平臺和AD9361射頻收發(fā)芯片搭建。首先介紹ZYNQ+AD9361的SDR硬件平臺的設計，其次對FM調制解調的原理分析并結合MATLAB進(jìn)行算法仿真，最終在ZYNQ平臺上完成SDR工程設計。

　　關(guān)鍵詞：FM；AD9361；軟件無(wú)線(xiàn)電；CORDIC；調制解調

　　基金項目：西安市集成電路重大專(zhuān)項（201809174CY3JC16）；陜西省教育廳服務(wù)地方產(chǎn)業(yè)化專(zhuān)項(15JF029)

　　0 引言

　　FM(Frequcncy Modulation) 調制是目前國內外采用的較為普遍的一種調制方式。主要應用于高保真音樂(lè )廣播，對講機，衛星通信等領(lǐng)域，傳統的方法使用模擬器件搭建的方式，應用最廣泛的為收音機。此方式電路結構復雜，靈活性差，抗干擾能力弱；后來(lái)逐漸出現DSP或者FPGA與A/D結合的結構，此方案中對ADC和DAC的要求比較高 ^[1-2] 。射頻鏈路比較復雜，不可靈活配置。對于戰場(chǎng)上單兵作戰通信，飛機通信，人們對SDR要求越來(lái)越高，本文提出了在ZYNQ+AD9361的架構上實(shí)現的FM調制與解調方案。本方案電路結構簡(jiǎn)單，功耗低，接收和發(fā)射頻點(diǎn)靈活可調，高動(dòng)態(tài)范圍等優(yōu)點(diǎn)，FM解調也相對于傳統的鎖相環(huán)相干解調具有結構簡(jiǎn)單，抗載頻失配，同時(shí)滿(mǎn)足解調寬帶和窄帶的信號 ^[3] 。

　　1 硬件平臺

　　基于SDR的FM調制解調器的硬件平臺框圖如圖1所示，AD9361作為射頻收發(fā)的核心芯片，接收時(shí)將射頻數據與本振混頻后轉換為基帶數據，通過(guò)內部ADC將模擬信號轉換為數字信號，FPGA作為算法處理、系統控制的核心芯片，內部含有ARM-A9雙核，主要用于對AD9361內部寄存器的配置，以及系統參數的控制，FM調制解調算法在FPGA中的PL部分實(shí)現，該ZYNQ+AD9361平臺能夠適應各種數字通信，語(yǔ)音通信，本文論述主要應用軍用飛機語(yǔ)音通信。

　　1.1 主要芯片選型

　　Xilinx 公司推出了新一代28 nm工藝，集成 FPGA 與雙 ARM 核，小封裝、低功耗全可編程片上系統（AllProgrammable SoC）Zynq-7000 系列。如圖2所示ZYNQ硬件結構，在芯片內部FPGA通過(guò)AXI總線(xiàn)完成與ARM的數據交互。完美的將FPGA的優(yōu)勢與ARM的優(yōu)勢結合起來(lái) ^[4] 。

　　采用ADI公司的AD9361射頻捷變收發(fā)器，作為射頻收發(fā)器，AD9361支持的頻率范圍在70 MMHz~6.0 GHz，涵蓋了大部分特許執照和免執照頻段，支持200 kHz~56MHz的通道帶寬，AD9361集成了SDR收發(fā)器所必須的RF、數模轉換、混合信號 ^[5] 。AD9361芯片內部結構如圖3所示。AD9361內部具有兩個(gè)接收和發(fā)射通路:每個(gè)接收通路各自含有一個(gè)低噪聲放大器(LNA)，相內(I)和(Q)正交放大器、混頻器、12位ADC和三級半帶濾波器以及階數可調的FIR濾波器，三級半帶可通過(guò)修改抽取系數來(lái)達到降低速率。其中FIR濾波器可以使用MATLAB中的FDATOOL濾波器工具產(chǎn)生濾波器系數，通過(guò)軟件編程寫(xiě)入AD9361中，應用于更多的通信帶寬中。

　　發(fā)射通路與接收通路基本相同，基帶數據被AD9361接收到，直接進(jìn)入FIR濾波器，在經(jīng)過(guò)三級半帶濾波器插速之后，被DAC采樣，其中DAC的采樣速率可調，通過(guò)三級半帶濾波器的插速處理來(lái)滿(mǎn)足DAC的采樣速率。最后信號分為I、Q兩路進(jìn)入射頻模塊部分與載波混頻，在經(jīng)過(guò)放大器通過(guò)天線(xiàn)發(fā)送。

　　2 FM調制解調軟件算法設計

　　2.1 FM調制算法

　　調頻（FM）是載波的瞬時(shí)頻率隨調制信號成線(xiàn)性變化的一種調制方式，音頻調頻信號的數學(xué)表達可以寫(xiě)為：

　　其中，A0 為調頻信號的幅度；Wc 為載波角頻率；ν?(t)為音頻調制信號；k?為調制角頻偏；?0 為調制信號的初始相位。把式（1）展開(kāi)得：

　　令 φ 等于式(3)并代入式(2)得式(4)

　　從式(3)看到，在實(shí)現FM時(shí)要對調制信號進(jìn)行積分，然后對這積分后的信號分別取正弦和余弦即可。因此用正交調制法實(shí)現時(shí)只須令：

　　因此，調制算法信號處理如圖4所示，語(yǔ)音信號通過(guò)STGL5000芯片的ADC以96 kHz的速度進(jìn)行采樣得到采樣的信號ν?(t)，將到信號乘以調制角頻偏k? 并進(jìn)行累加求和，然后進(jìn)行Cordic運算分別進(jìn)行sin和cos運算得到正交調制，再經(jīng)過(guò)5級級聯(lián)的CIC濾波器內插20倍，經(jīng)過(guò)內插后的得到1.92 MHz的信號在分別乘以發(fā)射功率，就可以得到 I(t) 和Q(t) 的零中頻的調制信號，AD9361以1.92 MHz的速度采集I(t) 和Q(t) 的零中頻的調制信號，經(jīng)過(guò)FIR濾波器、多級半帶濾波器最終DAC以30.72 MHz的速度轉化為模擬信號,在與載波信號混頻后通過(guò)天線(xiàn)發(fā)送 ^[6] 。

　　2.2 FM解調算法

　　調制信號表達式：

　　對信號進(jìn)行正交分解得：

　　對正交與同相分量比值反正切運算：

　　然后，對相位差分，即可求得調制信號：

　　FM信號用正交解調方法進(jìn)行解調時(shí)，也具有較強的抗載頻失配（指失配差頻和差相是常量，非隨機變量）能力，本地載波與信號的載波存在頻差和相差時(shí)，同相分量和正交分量可表示為：

　　同樣，對正交與同相分量之比值反正切及差分運算，就可得到調制信號：

　　當載波失配差頻和差相是常量時(shí)，解調輸出只不過(guò)增加了一個(gè)直流分量Δw 就可得到調制信號m(n)^[7-8] 。

　　因此，調制算法信號處理如下圖5所示，AD9361通過(guò)天線(xiàn)接收到射頻信號后，經(jīng)過(guò)混頻、ADC、多級半帶濾波器，FIR濾波器，最終FPGA以1.92MHz的速度采集到XI(t) 和XQ(t)兩路中頻信號，經(jīng)過(guò)下變頻、CIC抽取濾波器、FIR低通濾波器變?yōu)榱阒蓄l信號，在進(jìn)過(guò)cordic算法的極坐標轉換得到瞬時(shí)相位，然后用前一時(shí)刻的瞬時(shí)相位減去后一時(shí)刻的瞬時(shí)相位，就可以得到相位差，即得到解調的有用信息 ^[9] 。但是由于本地載波和信號載波的頻差和相差，因此在將解調到的信號進(jìn)行平均得到信號的功率，并在解調的信號中減去平均功率，就可以得到調制信號 ^[10] 。

　　3 性能仿真與實(shí)現

　　3.1 Matlab仿真

　　在Matlab環(huán)境下對提出的FM調制解調算法進(jìn)行了仿真，主要仿真參數如下:

　　(1)調制信號幅度為5的1 KHz正弦波;

　　(2)載波信號幅度為1的64 KHz正弦波；

　　(3)采樣率為1 MHz；

　　(4)FM的最大頻偏為6 KHz；

　　(5)仿真數據長(cháng)度為4500；FM調制結果仿真波形如圖6所示，由1 KHz的單音調制信號，經(jīng)過(guò)正交調制產(chǎn)生I、Q兩路調制信號，最終由I、Q兩路正交信號得到最終的調制信號。

　　FM解調結果仿真波形如圖7所示，由調制信號經(jīng)過(guò)64 KHz下變頻，在經(jīng)過(guò)濾波器到零中頻的I、Q兩路基帶信號，在最終解調出原始信號 ^[10] 。

　　3.2 設計實(shí)現

　　在vivado中最終建立如圖8所示的工程，在工程中調用了ARM硬核(processing system7_0)通過(guò)SPI對AD9361的配置，用戶(hù)可以通過(guò)ARM核上的串口對AD9361的頻點(diǎn)改變，以及配合自定義IP (axi_interface_ctrl_0)通過(guò)AXI總線(xiàn)實(shí)時(shí)對FM調制系數、FM發(fā)射功率、以及收發(fā)切換設置，使得該系統適應更多場(chǎng)景使用，自定義IP(FM_TOP_0) 實(shí)現對信號的調制與解調；自定義語(yǔ)音收發(fā)IP(analog_aduio_datawr_0)實(shí)現對STGL5000芯片的數據的收發(fā)。自定義AD9361數據收發(fā)IP(system_axi_ad9364_1_0)實(shí)現對AD9361的數據收發(fā)。

　　天線(xiàn)接收到信號后經(jīng)過(guò)AD9361一次下變頻后，通過(guò)內部12位ADC轉化為數字信號，由FPGA內部的AD9361 IP接收到分成I、Q兩路傳送到FM調制解調模塊，解調出射頻信號中的音頻信號，然后通過(guò)語(yǔ)音收發(fā)IP將語(yǔ)音信號發(fā)送到STGL5000芯片經(jīng)過(guò)DAC轉化后驅動(dòng)耳機發(fā)聲，該過(guò)程實(shí)現了SDR接收過(guò)程。

　　STGL5000芯片將麥克風(fēng)的語(yǔ)音信號經(jīng)過(guò)內部的ADC轉化為音頻數字信號，有FPGA內部的語(yǔ)音收發(fā)IP接收到，傳送到FM調制解調IP中進(jìn)行調制，將調制后的信號分為I、Q兩路信號，通過(guò)AD9361數據收發(fā)IP將數據發(fā)送到AD9361芯片和本振混頻后通過(guò)天線(xiàn)輻射到空間中，如果用戶(hù)需要更大的功率可以外接功放。該過(guò)程實(shí)現了SDR的發(fā)射過(guò)程 ^[11] 。

　　3.3 設計驗證

　　將如圖8所示的工程綜合，布局布線(xiàn)，生成比特流，導入到Xilinx SDK軟件中建立C工程 ^[12] ，最終編譯下載到SDR收發(fā)機的FPGA中，使用RS公司生產(chǎn)的SMA180電臺綜合測試儀。完成接收機和發(fā)射機的測試。

　　測試FM調制時(shí)，由RS綜測儀輸出1KHz的正弦波作為調制信號，將AD9361的載波信號設置為108MHz，同時(shí)使用vivado軟件下的ILA調試方法，在線(xiàn)測試捕獲到某一時(shí)刻的調制信號以及調制后零中頻的I、Q兩路信號,如圖9所示。

　　測試FM解調時(shí)，由RS綜合測試儀，輸出載波幅度108 MHz，功率為-53 dBm，調制信號為1 KHz的正弦波，最大頻偏為6KHz的射頻信號，發(fā)送到接收機中，同時(shí)使用vivado軟件下的ILA調試方法，在線(xiàn)測試捕獲到某一時(shí)刻的低中頻調制信號I、Q兩路，經(jīng)過(guò)下變頻后變?yōu)榱阒蓄lI、Q兩路信號，再通過(guò)解調算法解調出原始信號，如圖10所示。

　　4 結論

　　本文實(shí)現了基于ZYNQ+AD9361平臺的FM調制解調器，此系統具有發(fā)射頻點(diǎn)、接收頻點(diǎn)以及FM發(fā)射調制角頻偏可靈活配置，收發(fā)切換時(shí)間小于10ms。采用ZYNQ系列的XC7Z020CLG484-1芯片，搭建工程，綜合后LUT資源占用616，觸發(fā)器資源占用107。此平臺適用于各種ZYNQ平臺具有很好的移植性，能夠應用于各種無(wú)線(xiàn)通信設計。

　　參考文獻:

　　[1]楊明極,馬琳.基于軟件無(wú)線(xiàn)電的FM解調算法[J].電子設計工程，2012，20(16):116-125.

　　[2]曹沅.基于FPGA的FM調制解調器的實(shí)現[J].艦船電子工程，2013，3 (9):68-70.

　　[3]劉立，向新，孫眸，王鋒.FM信號數字化解調算法的改進(jìn)與實(shí)現[J].光通信研究，2012，4：26-28.

　　[4]Zynq-7000 All Programmable SoC(XC7Z010 and XC7Z020):DC and AC SwitchingCharacteristics [EB/OL].(2012-11).

　　[5]AD9361 RF and BB PLL Synthesizer User Guide[EB/OL][2014-11-06](2015-09-01).http://www.analog.com/media/en/technical-documentation/user-guides/AD9361_Reference_Manual_UG 570.pdf.

　　[6]余蓮.AD9361:基于突破性技術(shù)促進(jìn)軟件定義無(wú)線(xiàn)電應用田電子技術(shù)應用[J],2013,39(11):1.

　　[7]楊小牛,樓才義,徐建良.軟件無(wú)線(xiàn)電原理與應用.北京:電子工業(yè)出版社，2001.

　　[8]Jeffrey H. Reed.軟件無(wú)線(xiàn)電—無(wú)線(xiàn)電工程的現代方法[M].陳強譯.北京人民郵電出版社，2004:366-372.

　　[9]張欣.擴頻通信數字基帶信號處理算法及其VLS工實(shí)現[M]. 北京：科學(xué)出版社，2004：57-63.

　　[10]姚東,王愛(ài)民,馮峰.MTALAB命令大全[M].北京：人民郵電出版社,2000,6.

　　[11]宋飛.基于FPGA的數字中頻處理技術(shù)研究田」西安:西安電子科技大學(xué),200.

　　[12]陸佳華,潘祖龍,鵬競宇.嵌入式系統硬件協(xié)同設計實(shí)戰指南：基于Xilinx ZYNQ [M]北京:機械工業(yè)出版社,2014.7.

　　作者簡(jiǎn)介：

　　張博(1983—),男，博士，教授，從事射頻模擬集成電路研究。

　　李少陽(yáng)（1991-），男,碩士研究生，研究方向為集成電路。

　　劉宇 (1973-)，男,碩士，高級工程師，研究方向為集成電路。

　　本文來(lái)源于科技期刊《電子產(chǎn)品世界》2019年第7期第31頁(yè)，歡迎您寫(xiě)論文時(shí)引用，并注明出處