盤(pán)點(diǎn)RS485收發(fā)連接器參考電路設計

RS-485標準在工業(yè)控制、電力通訊、智能儀表等領(lǐng)域中使用廣泛。但是，在工業(yè)控制等現場(chǎng)環(huán)境中，情況復雜，常會(huì )有電氣噪聲干擾傳輸線(xiàn)路；在多系統互聯(lián)時(shí)，不同系統的地之間會(huì )存在電位差，形成接地環(huán)路，會(huì )干擾整個(gè)系統，嚴重時(shí)會(huì )造成系統的災難性損毀；還可能存在損壞設備或危害人員的潛在電流浪涌等高電壓或大電流。因此，對RS-485接口的隔離是非常有必要的。

隔離RS-485接口電路

我們經(jīng)常采用的485接口隔離電路是利用三個(gè)光耦隔離收發(fā)及控制信號，加上485收發(fā)器共需要4片IC，且采用光耦隔離需要限流及輸出上拉電阻，必要時(shí)還會(huì )使用三極管驅動(dòng)。設計電路繁瑣，耗費時(shí)間長(cháng)，如果沒(méi)有之前使用光耦的經(jīng)驗，那么在選用光耦限流及輸出上拉電阻方面會(huì )耗費很多不必要的時(shí)間；且光耦的輸出信號上升時(shí)間較長(cháng)，在與數字I/O端口相接時(shí)，需另加施密特整形才能保證信號的波形符合標準，如在FPGA、DSP等系統中的應用。

ADM2483是內部集成了磁隔離通道和485收發(fā)器的芯片，內部集成的磁隔離通道原理與光耦不同，在輸入輸出端分別有編碼解碼電路和施密特整形電路，確保了輸出波形的質(zhì)量。且磁隔離功耗僅為光耦的1/10，傳輸延時(shí)為ns級，從直流到高速信號的傳輸都具有超越光耦的性能優(yōu)勢。內部集成的低功耗485收發(fā)器，信號傳輸速率可達500Kbps，后端總線(xiàn)可支持掛載256個(gè)節點(diǎn)。具有真失效保護、電源監控以及熱關(guān)斷功能。

要實(shí)現隔離RS-485接口的電路設計只需在A(yíng)DM2483的電源與地之間接一個(gè)104的去耦電容即可。當然，DC-DC隔離電源是必不可少的。其電路連接如下圖：

　　信號自收發(fā)電路

信號自收發(fā)電路我們采用74HC14芯片，利用它的施密特波形翻轉性能來(lái)控制RE、DE引腳，以實(shí)現信號的自收發(fā)。其電路連接如下圖：

如圖所示，MCU的發(fā)送信號經(jīng)過(guò)施密特觸發(fā)器反向后輸給DE和RE腳，發(fā)送數據引腳TxD接地。

當有高電平信號發(fā)送時(shí)，經(jīng)反向變?yōu)榈碗娖叫盘?，DE/RE引腳輸入為低電平，使發(fā)送驅動(dòng)器禁止，總線(xiàn)為高阻狀態(tài)，此時(shí)由A、B總線(xiàn)上的上拉電阻產(chǎn)生高電平輸出。當有低電平信號發(fā)送時(shí)，經(jīng)反向變?yōu)楦唠娖叫盘?，DE/RE引腳輸入為高電平，使發(fā)送驅動(dòng)器工作，由于TxD引腳端接地，為低電平，這樣就將低電平發(fā)送至總線(xiàn)。

僅為實(shí)現RS-485接口的自收發(fā)功能，在實(shí)際應用中，應根據使用情況作出相應的修改。此收發(fā)電路也有不足之處，當在連續發(fā)送高電平時(shí)，ADM2483的DE／RE引腳處于接收狀態(tài)，所以，此時(shí)的發(fā)送端和接收端都處于接收狀態(tài)，這時(shí)的總線(xiàn)是空閑狀態(tài)，是允許各節點(diǎn)發(fā)送數據的，因此一般在主從式的網(wǎng)絡(luò )結構中采用此方法。在網(wǎng)絡(luò )上也有不同的幾種實(shí)現RS－485收發(fā)器自收發(fā)的方案，分別有以下幾種：

利用三極管反向原理實(shí)現

電路如下圖：

當不發(fā)送數據時(shí)，TxD信號為高電平，經(jīng)V1反向后使ADM2483處于接收狀態(tài)。當發(fā)送數據時(shí)，TxD為高時(shí)，經(jīng)V1反向，使發(fā)送驅動(dòng)器禁止，總線(xiàn)為高阻狀態(tài)，此時(shí)由A、B總線(xiàn)上的上拉電阻產(chǎn)生高電平輸出。TxD為低時(shí)，經(jīng)V1反向，使發(fā)送驅動(dòng)器工作，由于TxD引腳端接地，為低電平，這樣就將低電平發(fā)送至總線(xiàn)。

采用這種電路時(shí)，需要程序保證不同時(shí)進(jìn)行接收和發(fā)送的操作。

利用555定時(shí)器，其原理于以上電路類(lèi)似，電路圖如下：