盤(pán)點(diǎn)RS485收發(fā)連接器參考電路設計

555定時(shí)器為邊沿觸發(fā)，當TxD發(fā)送高電平時(shí)，555定時(shí)器OUT引腳輸出低電平，當TxD發(fā)送低電平時(shí)，555定時(shí)器OUT引腳輸出高電平，當TxD轉為高電平時(shí)，OUT引腳輸出的高電平狀態(tài)會(huì )延遲一會(huì )再轉入低電平，以確保發(fā)送數據的正確性。

采用74HC14和RC電路實(shí)現，此電路是對單純使用74HC14實(shí)現自收發(fā)電路的改進(jìn)，增加了RC充放電電路，減少總線(xiàn)處于空閑狀態(tài)的時(shí)間，電路如下圖：

當TxD信號為高電平，則通過(guò)電阻為電容充電，其充電時(shí)間為T(mén)，該時(shí)間應設置為串口發(fā)送一個(gè)字節所需要的時(shí)間，由R，C參數來(lái)確定。當電容充滿(mǎn)后，則DE／RE為低電平，使ADM2483處于接收狀態(tài)。在發(fā)送數據時(shí)，TxD起始位產(chǎn)生第一個(gè)下降沿，使電容經(jīng)過(guò)二極管進(jìn)行快速放電，使DE／RE很快變?yōu)楦唠娖?，ADM2483處于發(fā)送狀態(tài)。在發(fā)送過(guò)程中， 當TxD變成高電平時(shí)，電容通過(guò)電阻緩慢充電，使DE／RE仍然保持在發(fā)送狀態(tài)，可有效吸收總線(xiàn)上的反射信號。當RC充電結束，使DE／RE轉入接受狀態(tài)時(shí)， 總線(xiàn)上的上拉、下拉電阻將維持TxD高電平的發(fā)送狀態(tài)，直至整個(gè)bit發(fā)送結束。

當數據發(fā)送完畢以后，TxD變?yōu)楦唠娖?，RC又開(kāi)始充電，即經(jīng)T時(shí)間后，ADM2483又轉換為接收狀態(tài)。以上所有電路均為參考電路，為電路設計者提供思路，在實(shí)際使用中請再次驗證，以確保電路的穩定及不會(huì )對系統造成破壞。對于電路損壞造成的損失，概不負責。