<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 手機與無(wú)線(xiàn)通信 > 設計應用 > 填補網(wǎng)絡(luò ) SoC 設計前端與后端驗證的差距

填補網(wǎng)絡(luò ) SoC 設計前端與后端驗證的差距

作者: 時(shí)間:2018-08-06 來(lái)源:網(wǎng)絡(luò ) 收藏

消除復雜 開(kāi)發(fā)風(fēng)險不再是遙遠的目標;如今,所有設計團隊都可以實(shí)現。

本文引用地址:http://dyxdggzs.com/article/201808/385417.htm

最近,筆者一直在寫(xiě)關(guān)于在芯片流片成功之前使用來(lái)驗證片上系統 () 設計的益處的系列文章。在本專(zhuān)欄中,將介紹一種可填補相同設計中的前端與后端驗證之間差距的新方法。

在開(kāi)始詳細介紹前,讓我們先看下這一競爭激烈的細分市場(chǎng)趨勢。由于云計算、大數據中心和移動(dòng)應用等新市場(chǎng)的不斷涌現,使得軟件驅動(dòng)的網(wǎng)絡(luò ) (SDN) 架構得以大量采用。圖 1 繪制了 SDN 市場(chǎng)趨勢的年收入,預計在未來(lái)兩年將增長(cháng) 135%。

圖 1.由于云計算、大數據中心和移動(dòng)應用等新市場(chǎng)的出現,SDN 的采用持續高漲(信息來(lái)源:Lauro Rizzatti)

SDN 轉而也大幅提高了設計復雜性、擴大了設計規模以及增加了端口數量。圖 2 繪制了部分關(guān)鍵細分市場(chǎng)中的設計規模增長(cháng)。

圖 2.復雜性和門(mén)數量已隨著(zhù)新 SDN 應用而增加(信息來(lái)源:Lauro Rizzatti)

開(kāi)發(fā)這些巨型 的設計團隊早已不堪重負,而這種勢不可擋的設計規模的劇增更為其帶來(lái)諸多挑戰。按重要性遞減的順序,這些挑戰包括:

1.測試所有端口配置。

2.測量并符合性能和帶寬預期。

3.演示設計支持各種規格的所有以太網(wǎng) OSI 層協(xié)議

4.調試在硬件仿真中找出的硬件問(wèn)題和實(shí)驗室中的后端問(wèn)題。

5.確保設計按預期通過(guò)軟件重新配置/執行。

6.提供編譯、下載和運行的快速周轉時(shí)間。

7.最大程度地降低部署驗證環(huán)境的成本/時(shí)間。

8.評估功耗并將其降至最低。

9.減小芯片的封裝。

這些挑戰已無(wú)法通過(guò)傳統軟件仿真工具或者形式驗證工具解決。這并非意味著(zhù)這些工具已經(jīng)變得毫無(wú)用處。恰恰相反,它們是驗證工具箱中的基本工具,但其部署只限于知識產(chǎn)權 (IP) 模塊和子系統模塊級別的驗證范圍內,這在現代的復雜 SoC 設計早期開(kāi)發(fā)周期中是必不可少的,包括網(wǎng)絡(luò )芯片。

在十億門(mén)級的競爭舞臺,只有硬件驅動(dòng)的驗證引擎可以應對這些挑戰任務(wù),符合緊湊的時(shí)間表,在高速發(fā)展的網(wǎng)絡(luò )市場(chǎng)中,避免芯片發(fā)布延期所帶來(lái)的潛在收益損失。

筆者之前的文章已多次提到過(guò),在基于硬件的驗證引擎中,已成為前端驗證的最佳工具?,F代硬件加速器擁有近乎無(wú)限的容量,可仿真最大型的設計,并且無(wú)需儀表/編譯即可提供整體設計可見(jiàn)性和訪(fǎng)問(wèn)/控制,同時(shí)還支持高吞吐量以及快速、可預測的編譯和調用時(shí)間。它可以通過(guò)對資源的最優(yōu)化利用來(lái)容納多個(gè)并發(fā)用戶(hù)。它能以多個(gè)操作模式進(jìn)行部署,從而執行多種驗證任務(wù),包括內電路仿真 (ICE) 和虛擬測試、低功耗驗證、功耗估計、性能特征提取以及可測試性設計 (DFT)。

當使用多個(gè)端口驗證網(wǎng)絡(luò ) SoC 設計時(shí) -- 比如 64 或更多 -- ICE 價(jià)值定位相比前十年已顯著(zhù)降低。ICE 環(huán)境需用速度適配器這樣的外部硬件,作為快速真實(shí)的網(wǎng)絡(luò )流量(數百兆赫)和相對低速的設計(一兆赫或幾兆赫)的接口。隨即會(huì )增加設置復雜性,提高功耗,且會(huì )降低可靠性。如此一來(lái),設置的重新配置變得繁瑣,并且部署起來(lái)很慢,把加速器的使用權限制于本地安裝的單個(gè)用戶(hù),因而排除了遠程訪(fǎng)問(wèn)。更糟的是,它讓設計調試的再現性和重復性變得不確定,導致調試計劃難以執行。

相反,設計團隊正在從 ICE 設置中遷移到虛擬測試環(huán)境,從而消除任一硬件 -- 乃至 -- 所有硬件的依賴(lài)性,包括噪聲、功耗、電纜、可靠性和相關(guān)成本。在實(shí)際硬件可用之前,可以通過(guò)使用軟件和可綜合的硬件模型的組合創(chuàng )建虛擬器件,以便通過(guò)該軟件輕松進(jìn)行重新配置。它們以硬件加速仿真速度運行,支持多個(gè)用戶(hù)和多個(gè)項目,可遠程訪(fǎng)問(wèn),并且能在數據中心進(jìn)行部署。

DAC 2016 專(zhuān)家組的 Guy Hutchison(Cavium 的助理副總裁,也是一名硬件工程師)說(shuō)道:“對于我們的設計,我們僅采用虛擬技術(shù)。部分原因在于我們的設計本質(zhì) -- 對我們而言,并沒(méi)有真正具有代表性的、能達到 100 千兆流量的目標。內電路仿真器方法對我們來(lái)說(shuō)毫無(wú)價(jià)值,因此我們對所有的仿真均采用完全虛擬的方法。”

但是,虛擬模式需要創(chuàng )建虛擬測試環(huán)境,這是一項非凡的任務(wù)。就這方面而言,Mentor Graphics 公司已走在前列,開(kāi)發(fā)了全面的復雜虛擬環(huán)境 VirtuaLAB,可以支持應用程序特定 SoC 設計的前端測試。在網(wǎng)絡(luò )設計的情況下,VirtuaLAB 包括以太網(wǎng)數據包生成器和監視器 (EPGM),可生成、傳輸并監控被測設計 (DUT) 的以太網(wǎng)數據包。它能夠配置 25GMII、50GMII、200GMII 和 400GMII。

每個(gè) VirtuaLAB 支持多達 32 個(gè)端口??梢詫⒍鄠€(gè) VirtuaLAB 系統進(jìn)行組合,從而使得端口數擴展至 1,000 個(gè)以上。圖 3 就測試了 128 端口以太網(wǎng)交換機,比較了 ICE 設置和等效的 VirtuaLAB。

圖 3.比較驗證 128 端口以太網(wǎng)交換機的 ICE 設置(頂部)和等效虛擬設置(底部),說(shuō)明了 ICE 的復雜設置,以及為何對于遠程訪(fǎng)問(wèn)不可行(信息來(lái)源:Mentor Graphics)。

前端與后端驗證

盡管 VirtuaLAB 的前端驗證功能強大,但在實(shí)驗室中應用到工程樣品的后端測試時(shí),其有效性會(huì )受到影響。不過(guò),在實(shí)驗室中測試網(wǎng)絡(luò )工程樣品的方法是通過(guò)使用專(zhuān)用的硬件網(wǎng)絡(luò )測試儀。再次引用 Guy Hutchison 的話(huà):“當我們在實(shí)驗室中測試時(shí),我們會(huì )采用 IXIA 或 Spirent 流量生成器進(jìn)行測試。”

在這種場(chǎng)景下,驗證環(huán)境有兩種差距。首先是軟件仿真與硬件加速仿真之間的差距。第二個(gè)差距是在設計中心進(jìn)行的基于硬件加速仿真和 VirtuaLAB 的前端驗證,與在實(shí)驗室中由專(zhuān)業(yè)測試儀進(jìn)行的后端測試之間的差距。圖 4 對這些差距進(jìn)行了說(shuō)明。

圖 4. 在驗證環(huán)境中存在從功能仿真到實(shí)驗室測試之間的差距(信息來(lái)源:Mentor Graphics IXIA)

填補差距

Mentor Graphics 再次率先發(fā)起一項舉措,以填補硬件加速仿真環(huán)境和實(shí)驗室之間的差距。它與全球領(lǐng)先的網(wǎng)絡(luò )設備和網(wǎng)絡(luò )應用綜合解決方案提供商 IXIA 達成協(xié)議。IXIA 的產(chǎn)品覆蓋整個(gè)網(wǎng)絡(luò )測試需求范圍,從性能到功能、再到安全和一致性測試,包括物理和虛擬測試儀。

物理測試儀用于:

·驗證物理 DUT 的高性能和可擴展性。

·測試高速以太網(wǎng)接口的數據平面超高可擴展性。

·以微秒級精度進(jìn)行可靠測試和測量所有數據速率。

·驗證光學(xué)元件和線(xiàn)纜的高速互連系統。

虛擬測試儀用于:

·快速實(shí)施測試環(huán)境。

·管理訂閱和靈活浮動(dòng)許可證。

·支持多用戶(hù)和多站點(diǎn)。

·進(jìn)行大規模的功能測試。

·在芯片設計周期的早期進(jìn)行測試。

·一個(gè)或多個(gè)管理器件上的載荷平衡驗證。

·驗證云/數據中心的軟件定義網(wǎng)絡(luò )、網(wǎng)絡(luò )功能虛擬化 (NFV) 和應用。

·認證網(wǎng)絡(luò )安全性、拒絕服務(wù)和入侵檢測。

Mentor 和 IXIA 不斷擴大 Veloce 硬件加速仿真平臺應用的產(chǎn)品系列,共同開(kāi)發(fā)了作為硬件加速仿真測試前端的 IXIA IxNetwork 虛擬版本 (VE) 測試產(chǎn)品系列和作為后端的 Mentor 的全新 Veloce 虛擬網(wǎng)絡(luò ) (VN) 應用集成(圖 5)。

圖 5.表示 Mentor/IXIA 集成網(wǎng)絡(luò )解決方案的方框圖(信息來(lái)源:Mentor Graphics IXIA)

IxVerify 前端乃基于 IXIA 的 IxNetwork 測試產(chǎn)品,采用相同的圖形界面,并啟用了測試腳本和功能復用(也支持 IxExplorer 用于舊版安裝)。在其第一版中,該系統支持這些客戶(hù)端應用當前支持的所有無(wú)狀態(tài)以太網(wǎng)流量,重點(diǎn)強調 1G、10G、25G、40G、50G、100G、Tx/Rx 帶寬分析、UDF/UDS、流量整形、延時(shí)計算、完整的圖形界面前端和 IXIA 的所有自動(dòng)化特性。實(shí)際上,客戶(hù)體驗與 IXIA 客戶(hù)現在所享受的并無(wú)區別。

VN App可用作后端,并且包括在工作站上運行的 Veloce 流程控制機制、以及 Veloce 硬件加速器內部映射的事務(wù)處理器,形成了從 IXIA 測試平臺到硬件加速仿真的高性能優(yōu)化數據平面流。就提高效率和改進(jìn)調試而言,該整體解決方案填補了軟件仿真、硬件加速仿真和實(shí)驗室之間的差距。

VN 應用程序拓撲

模塊化和高度可擴展的虛擬系統反映了完全虛擬化的物理 IXIA 測試儀,因此可以使用 Mentor 的軟件仿真工具進(jìn)行快速設計調試,并為整個(gè) SoC 驗證提供相同的 Veloce ICE 性能。圖 6 是 Mentor/IXIA 集成解決方案的框圖。

圖 6:在本配置中,IxVerify 用作前端,而 VN 應用程序用作后端(信息來(lái)源:Mentor Graphics IXIA)

每個(gè)線(xiàn)卡都是在 Qemu(通用和開(kāi)源機器硬件加速器和虛擬器)/內核虛擬機 (KVM) 實(shí)用工具中運行的虛擬機 (VM)。它采用了最先進(jìn)的 Hyper Visor 技術(shù),搭配 Testbench Express (TBX) 技術(shù),可以實(shí)現緊密集成的虛擬平臺解決方案。線(xiàn)卡虛擬機 (VM) 通過(guò)在位于公司網(wǎng)絡(luò )中任何位置的任何用戶(hù) Windows 工作站上運行的 IxExplorer 或 IxVerify 客戶(hù)端應用程序與公司網(wǎng)絡(luò )上的底板 VM 進(jìn)行通信。

OSI 參考模型

圖 7 比較了 EPGM VirtuaLAB 和 VN App與開(kāi)放系統互連 (OSI) 參考模型。

圖 7.ViruaLAB 中支持的 OSI 層與 VN App的比較(信息來(lái)源:Mentor Graphics IXIA)

通過(guò) IXIA 和 Mentor Graphics 實(shí)現加速的驗證流程

Mentor Graphics 和 IXIA 合作開(kāi)發(fā)產(chǎn)品,使得網(wǎng)絡(luò )客戶(hù)能夠將 IXIA 虛擬環(huán)境無(wú)縫集成到基于硬件加速仿真的驗證流程中,因此為實(shí)驗室環(huán)境帶來(lái)強大的硬件加速仿真優(yōu)勢。這樣,客戶(hù)便可復用數據流生成腳本,進(jìn)而提高效率、完善調試,縮短上市時(shí)間,使設計團隊能減少復雜芯片設計中的挑戰風(fēng)險。

圖 8.Mentor/IXIA 集成消除了從軟件仿真到硬件加速仿真再到實(shí)驗室的驗證環(huán)境中的所有差距(信息來(lái)源:Mentor Graphics IXIA)

通過(guò)使用該系統,網(wǎng)絡(luò )設計團隊能在軟件仿真、硬件加速仿真和實(shí)驗室中運行相同的測試。它支持高性能,并可為前端驗證提供調試優(yōu)勢。實(shí)驗室中未發(fā)現的錯誤可在硬件加速仿真中通過(guò)與實(shí)驗室相同的測試環(huán)境進(jìn)行追蹤。其中包括 PCIe、以太網(wǎng)和可能位于網(wǎng)絡(luò )交換機上的其他 VirtuaLAB 解決方案。測試整個(gè)產(chǎn)品中發(fā)現的錯誤,包括硬件和軟件,可在硬件加速仿真中立即再現,但若不使用由 IXIA 和 Mentor Graphics 共同開(kāi)發(fā)的這些最先進(jìn)的虛擬化技術(shù),這種硬件加速仿真則可能需要數周才能復制。

最終,通過(guò)使用后端軟件開(kāi)發(fā)工具包 (SDK) 和測試環(huán)境,可以實(shí)現真正的“提前”前端驗證功能。消除復雜網(wǎng)絡(luò ) SoC 開(kāi)發(fā)風(fēng)險不再是遙遠的目標;如今,所有設計團隊都可以實(shí)現。



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>