EDA技術(shù)簡(jiǎn)介及引入數字電路設計方案

本文介紹了EDA技術(shù)主要特點(diǎn)和功能，并對將EDA技術(shù)引入到數字電路設計工作方案進(jìn)行了探討。

隨著(zhù)科學(xué)研究與技術(shù)開(kāi)發(fā)市場(chǎng)化，采用傳統電子設計手段在較短時(shí)間內完成復雜電子系統設計，已經(jīng)越來(lái)越難完成了。EDA(EleCTRonICs Design Automation)技術(shù)是隨著(zhù)集成電路和計算機技術(shù)飛速發(fā)展應運而生一種高級、快速、有效電子設計自動(dòng)化工具。

1 EDA技術(shù)

EDA(電子線(xiàn)路設計座自動(dòng)化)是以計算機為工作平臺、以硬件描述語(yǔ)言(VHDL)為設計語(yǔ)言、以可編程器件(CPLD/FPGA)為實(shí)驗載體、以ASIC/SOC芯片為目標器件、進(jìn)行必要元件建模和系統仿真電子產(chǎn)品自動(dòng)化設計過(guò)程。EDA是電子設計領(lǐng)域一場(chǎng)革命，它源于計算機輔助設計，計算機輔助制造、計算機輔助測試和計算機輔助工程。利用EDA工具，電子設計師從概念，算法、協(xié)議開(kāi)始設計電子系統，從電路設計，性能分析直到IC版圖或PCB版圖生成全過(guò)程均可在計算機上自動(dòng)完成。EDA代表了當今電子設計技術(shù)最新發(fā)展方向，其基本特征是設計人員以計算機為工具，按照自頂向下設計方法，對整個(gè)系統進(jìn)行方案設計和功能劃分，由硬件描述語(yǔ)言完成系統行為級設計，利用先進(jìn)開(kāi)發(fā)工具自動(dòng)完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局布線(xiàn)、仿真及特定目標芯片適配編譯和編程下載，這被稱(chēng)為數字邏輯電路高層次設計方法。

1.1 EDA軟件簡(jiǎn)介

“EDA”就是Electronic Design Automation(電子設計自動(dòng)化)，也就是能夠幫助人們設計電子電路或系統軟件工具，該工具可以使設計更復雜電路和系統成為可能。目前進(jìn)入我國并具有廣泛影響EDA軟件有：muhisim7、OW_AD、Protel、Viewlogio、Mentor、Synopsys、PCBW Id、Cadence、MicmSim等等，這些軟件各具特色，大體分為芯片級設計工具、電路板級設計工具、可編程邏輯器件開(kāi)發(fā)工具和電路仿真工具等幾類(lèi);其中Protel是國內最流行、使用最廣泛一種印制電路板設計首選軟件，由澳大利亞protd Technology公司出品，過(guò)去只是用來(lái)進(jìn)行原理圖輸入和PCB版圖設計，從Protel 98開(kāi)始，加入了模擬數字混合電路仿真模塊和可編程邏輯器件設計模塊，1999年P(guān)rotel推出了功能更加強大EDA綜合設計環(huán)境Protel 99，它將EDA全部?jì)热菡蠟橐惑w，成為完整EDA軟件，因而該軟件發(fā)展潛力很大，但它最具特色和最強大功能仍是原理圖輸人和PCB版圖設計。

1.2 EDA技術(shù)主要內容

EDA技術(shù)涉及面很廣，內容豐富，從教學(xué)和實(shí)用角度看，主要應掌握如下4個(gè)方面內容：一是大規?？删幊踢壿嬈骷?二是硬件描述語(yǔ)言;三是軟件開(kāi)發(fā)工具;四是實(shí)驗開(kāi)發(fā)系統。其中，大規?？删幊踢壿嬈骷抢肊DA技術(shù)進(jìn)行電子系統設計載體，硬件描述語(yǔ)言是利用EDA技術(shù)進(jìn)行電子系統設計主要表達手段，軟件開(kāi)發(fā)工具是利用EDA技術(shù)進(jìn)行電子系統設計智能化自動(dòng)設計工具，實(shí)驗開(kāi)發(fā)系統則是利用EDA技術(shù)進(jìn)行電子系統設計下載工具及硬件驗證工具。

1.3 EDA技術(shù)主要特征

作為現代電子系統設計主導技術(shù)，EDA具有幾個(gè)明顯特征：

1.3.1用軟件設計方法來(lái)設計硬件

硬件系統轉換是由有關(guān)開(kāi)發(fā)軟件自動(dòng)完成，設計輸入可以是原理圖VHDL語(yǔ)言，通過(guò)軟件設計方式測試，實(shí)現對特定功能硬件電路設計，而硬件設計修改工作也如同修改軟件程序一樣快捷方便，設計整個(gè)過(guò)程幾乎不涉及任何硬件，可操作性、產(chǎn)品互換性強。

1.3.2基于芯片設計方法

EDA設計方法又稱(chēng)為基于芯片設計方法，集成化程度更高，可實(shí)現片上系統集成，進(jìn)行更加復雜電路芯片化設計和專(zhuān)用集成電路設計，使產(chǎn)品體積小、功耗低、可靠性高;可在系統編程或現場(chǎng)編程，使器件編程、重構、修改簡(jiǎn)單便利，可實(shí)現在線(xiàn)升級;可進(jìn)行各種仿真，開(kāi)發(fā)周期短，設計成本低，設計靈活性高。

1.3.3自動(dòng)化程度高

EDA技術(shù)根據設計輸入文件，將電子產(chǎn)品從電路功能仿真、性能分析、優(yōu)化設計到結果測試全過(guò)程在計算機上自動(dòng)處理完成，自動(dòng)生成目標系統，使設計人員不必學(xué)習許多深入專(zhuān)業(yè)知識，也可免除許多推導運算即可獲得優(yōu)化設計成果，設計自動(dòng)化程度高，減輕了設計人員工作量，開(kāi)發(fā)效率高。

1.3.4自動(dòng)進(jìn)行產(chǎn)品直面設計

EDA技術(shù)根據設計輸入文件(HDL或電路原理圖)，自動(dòng)地進(jìn)行邏輯編譯、化簡(jiǎn)、綜合、仿真、優(yōu)化、布局、布線(xiàn)、適配以及下載編程以生成目標系統，即將電子產(chǎn)品從電路功能仿真、性能分析、優(yōu)化設計到結果測試全過(guò)程在計算機上自動(dòng)處理完成;

1.4 EDA技術(shù)要點(diǎn)

1.4.1可編程邏輯器件-PLD

數字邏輯器件發(fā)展直接反映了從分立元件、中小規模標準芯片過(guò)渡到可編程邏輯器件過(guò)程。ISP技術(shù)和HDPLD器件使設計人員能夠在實(shí)驗室中方便地開(kāi)發(fā)專(zhuān)用集成數字電路芯片ASIC.當前，國內外許多著(zhù)名廠(chǎng)商均已開(kāi)發(fā)出新一代ISP器件以及相應開(kāi)發(fā)軟件(如Synario、EXPERT、Fundation、MAX Plus2等)。

1.4.2“自頂而下”設計方法

10年前，電子設計基本思路還是選擇標準集成電路“自底向上”(Bottom-Up)地構造出一個(gè)新系統。這樣設計方法如同一磚一瓦建造樓房，不僅效率低、成本高而且容易出錯，高層次設計給我們提供了一種“自頂向下”(Top-Down)全新設計方法，這種方法首先從系統入手，在頂層進(jìn)行功能方框圖劃分和結構設計，在方框圖一級進(jìn)行仿真、糾錯，并用硬件描述語(yǔ)言對高層系統進(jìn)行描述，在系統一級進(jìn)行驗證，然后用綜合優(yōu)化工具生成具體門(mén)電路網(wǎng)表，其對應物理實(shí)現級可以是印刷電路板或專(zhuān)用集成電路，由于設計主要仿真和調試過(guò)程是在高層次上完成，這既有利于早期發(fā)現結構設計上錯誤，避免設計工時(shí)浪費，同時(shí)也減少了邏輯功能仿真工作量，提高了設計一次成功率。

2數字電路設計

20世紀90年代以來(lái)，電子信息類(lèi)產(chǎn)品開(kāi)發(fā)明顯出現兩個(gè)特點(diǎn)：一是產(chǎn)品復雜程度加深;二是產(chǎn)品上市時(shí)限緊迫。隨著(zhù)計算機性?xún)r(jià)比提高及可編程邏輯器件出現，對傳統數字電子系統設計方法進(jìn)行了解放性革命，現代電子系統設計方法是設計師自己設計芯片來(lái)實(shí)現電子系統功能，將傳統固件選用及電路板設計工作放在芯片設計中進(jìn)行。然而電路設計本質(zhì)上是基于門(mén)級描述單層次設計(主要以數字電路為主)，設計所有工作(包括設計輸入、仿真和分析、設計修改等)都是在基本邏輯門(mén)這一層次上進(jìn)行，顯然這種設計方法不能適應新形勢，為此引入一種高層次電子設計方法，也稱(chēng)為系統設計方法。

數字電路設計性本身就是一種綜合性設計，其設計電路中一般包含不同類(lèi)型電路，在設計過(guò)程中，不可避免地存在許多錯誤和不足如果直接按照這一設計電路在電路板上進(jìn)行安裝、調試，其結果往往使電路調試費時(shí)費力，甚至會(huì )引起元器件和儀器設備損壞等問(wèn)題，導致設計不能達到預期效果。應用EDA技術(shù)在仿真軟件平臺上設計數字電路，能幫助熟悉和掌握最先進(jìn)電路設計方法和技能。在電子技術(shù)高速發(fā)展今天，新器件、新電路不斷涌現，而設計條件受經(jīng)費等因素制約，一般不能及時(shí)更新。采用軟件仿真方法，在計算機上虛擬一個(gè)先進(jìn)測試儀器、元器件品種齊全電子工作臺，可進(jìn)行驗證性、測試性、設計性等實(shí)驗針對性訓練，培養使用計算機及分析、應用和創(chuàng )新電路能力。“以仿代實(shí)”，“以軟代硬”應該成為當代設計發(fā)展潮流之一。

3基于EDA技術(shù)進(jìn)行數字電路設計研究

EDA技術(shù)在數字系統中應用以基于A(yíng)LTEraEPM7128SLC84-15芯片和MAX PlusII 10.0軟件平臺數字鐘設計為例，討論EDA技術(shù)在數字系統中具體應用。

3.1 EDA技術(shù)設計流程

在設計方法上，EDA技術(shù)為數字電子電路設計領(lǐng)域帶來(lái)了根本性變革，將傳統“電路設計硬件搭試調試焊接”模式轉變?yōu)樵谟嬎銠C上自動(dòng)完成。

3.2設計要求

具有時(shí)、分、秒、計數顯示功能，以24小時(shí)循環(huán)計時(shí)。具有清零和調節小時(shí)、分鐘功能。具有整點(diǎn)報時(shí)功能。

3.3輸入設計源文件

一個(gè)設計項目由一個(gè)或多個(gè)源文件組成，它們可以是原理圖文件、硬件描述語(yǔ)言文件、混合輸入文件，點(diǎn)擊Source/New菜單，選擇你所要設計源文件類(lèi)型，進(jìn)入設計狀態(tài)，完成源文件設計，存盤(pán)、退出;另在一張原理圖編輯器窗口中，通過(guò)File/Matching Symbol菜單，建立一張原理圖符號，生成一個(gè)與原理圖文件相同名、相同功能邏輯宏元件，它自動(dòng)加到元件列表中，可以在更高層圖紙中反復調用;

3.3邏輯編譯

邏輯編譯選擇器件EPM7128SLC84-15，使用MAX PlusⅡ編譯器編譯設計項目，通過(guò)編譯器自動(dòng)進(jìn)行錯誤檢查、網(wǎng)表提取、邏輯綜合、器件適配，最終產(chǎn)生器件編程文件(。jed)。

3.4綜合

綜合就是利用EDA軟件系統綜合器將VHDL軟件設計與硬件可實(shí)現性?huà)煦^，這是將軟件轉化為硬件電路關(guān)鍵步驟。綜合器對源文件綜合是針對某一FPGA/CPI D供應商產(chǎn)品系列。因此，綜合后結果具有硬件可實(shí)現性。EDA提供了良好邏輯綜合與優(yōu)化功能，它能夠將設計人員設計邏輯級電路圖自動(dòng)地轉換為門(mén)級電路，并生成相應網(wǎng)表文件、時(shí)序分析文件和各種報表，若設計沒(méi)有錯誤，最終可生成可以編程下載。SOF文件。

3.5器件適配

綜合通過(guò)后必須利用FPGA/CPLD布局/布線(xiàn)適配器將綜合后網(wǎng)表文件針對某一具體目標器件進(jìn)行邏輯映射操作，其中包括底層器件配置、邏輯分割、邏輯優(yōu)化、布局布線(xiàn)等操作。適配后產(chǎn)生時(shí)序仿真用網(wǎng)表文件和下載文件，如JED或POF文件。適配對象直接與器件結構細節相對應。

3.6功能仿真

通常，在設計過(guò)程中每一個(gè)階段都要進(jìn)行仿真驗證其正確性。在綜合前，要進(jìn)行行為仿真，將VHDI源程序直接送到VHDI仿真器中仿真，此時(shí)仿真只是根據VHDI語(yǔ)義進(jìn)行，與具體電路沒(méi)有關(guān)系。綜合后，可利用產(chǎn)生網(wǎng)表文件進(jìn)行功能仿真，以便了解設計描述與設計意圖一致性。功能仿真僅對設計描述邏輯功能進(jìn)行測試模擬，以了解其實(shí)現功能是否滿(mǎn)足原設計要求，仿真過(guò)程不涉及具體器件硬件特性，如延遲特性。時(shí)序仿真根據適配后產(chǎn)生網(wǎng)表文件進(jìn)行仿真，是接近真實(shí)器件運行仿真，仿真過(guò)程中已將器件硬件特性考慮進(jìn)去了，因此仿真精度要高得多。時(shí)序仿真網(wǎng)表文件中包含了較為精確延遲信息。

3.7編程下載

通過(guò)仿真確定設計基本成功后，即可通過(guò)Byteblaster下載電纜線(xiàn)將設計項目以JTAG方式下載到器件中，完成設計所有工作。通過(guò)此例設計流程講述可知，EDA技術(shù)及其工具在數字電路系統(包括模擬電路系統)中正發(fā)揮著(zhù)越來(lái)越重要作用，其應用深度和廣度正在向更深層次延伸。

3.8目標系統

用VHDL語(yǔ)言描述編碼電路。譯碼電路用CASE語(yǔ)句完成查表譯碼，其中有近4O種可能情況。通過(guò)求出伴隨式值，把有一個(gè)錯誤數據取反糾正過(guò)來(lái)，其他情況給出信號，指出有錯誤。編譯碼電路選用ALTERA公司生產(chǎn)器件EPF1OK10TC144-3，其中編碼電路占用了32個(gè)邏輯單元，譯碼電路占用了163個(gè)邏輯單元。對編碼譯碼電路做功能仿真。測試使用看來(lái)，當數據輸人全為‘1，如果總線(xiàn)上傳來(lái)數據最后一位出錯。為0，正確數據異或而成數據檢查線(xiàn)DC使得譯碼器能把最后一位改為1;如數據輸人是“00000001”，編碼器DC為“19”而一旦出現兩個(gè)錯誤。如最高位和最低位，譯碼器指示是不可糾正錯誤;如數據正確傳輸，譯碼器指示沒(méi)有錯誤。

4結束語(yǔ)

目前，現代集成電路技術(shù)發(fā)展使以現場(chǎng)可編程門(mén)陣列為代表大容量可編程邏輯器件等效門(mén)數迅速提高，其規模直逼標準門(mén)陣列，達到了系統集成水平。特別是進(jìn)入二十世紀90年代后，隨著(zhù)CPLD、FPGA等現場(chǎng)可編程邏輯器件逐漸興起，VHDL、Verilog等通用性好、移植性強硬件描述語(yǔ)言普及，ASIC技術(shù)不斷完善，EDA技術(shù)在現代數字系統和微電子技術(shù)應用中起著(zhù)越來(lái)越重要作用。從通常意義上來(lái)說(shuō)，現代電子系統設計已經(jīng)再也離不開(kāi)EDA技術(shù)幫助了。