HMC661LC4B和HMC1061LC5配合ADC使用的一般原則和程序

　　INTRODUCTION

　　簡(jiǎn)介

　　軟件定義無(wú)線(xiàn)電、雷達系統、電子戰(EW)、電子智能(ELINT)以及測試測量設備等各種應用，需要帶寬為數GHz的寬帶數據采集系統。理想情況下，系統設計人員希望能夠將信號源(例如天線(xiàn))直接連接到寬帶高動(dòng)態(tài)范圍模數轉換器(ADC)進(jìn)行數字化。這些應用中有很多涉及到子采樣，其中目標信號是遠高于ADC采樣率的高頻信號。這種方法的一個(gè)主要限制是當前ADC通常沒(méi)有足夠的帶寬來(lái)支持這些超寬帶應用。雖然有多種高速ADC提供增強的采樣速率，但其中能夠提供數GHz以上輸入帶寬的則很少。此外，在超過(guò)超高頻(UHF)頻段的頻率，要保持良好的采樣線(xiàn)性度在技術(shù)上是非常困難的;當信號頻率高于1 GHz或2 GHz時(shí)，目前多數ADC的線(xiàn)性度會(huì )迅速降低。

　　使用HMC661LC4B或HMC1061LC5超寬帶采樣保持放大器可以克服這些限制，所述器件設計用于需要最大采樣帶寬、在寬帶寬內具有高線(xiàn)性度和低噪聲的微波數據轉換應用。HMC661LC4B提供18 GHz輸入帶寬和出色的寬帶線(xiàn)性度，可用作ADC前端的外部主采樣器。在HMC661LC4B中進(jìn)行擴展帶寬采樣后，低帶寬保持輸出波形便可由一個(gè)帶寬低很多的ADC處理。HMC1061LC5是HMC661LC4B采樣保持放大器的雙列版本。

　　ADC在高輸入頻率時(shí)的線(xiàn)性度局限也得到解決，因為建立后的采樣保持放大器波形是利用ADC的最佳基帶線(xiàn)性度進(jìn)行處理。另外，HMC661LC4B的隨機采樣抖動(dòng)非常低(<70fs)，因此在高微波信號頻率下抖動(dòng)引起的信噪比(SNR)降幅極小。此抖動(dòng)明顯優(yōu)于當前可用ADC的典型抖動(dòng)。其結果是輸入帶寬從根本上得以擴展，高頻線(xiàn)性度顯著(zhù)改善，并且與ADC單獨的性能相比，采樣保持放大器ADC組件的高頻SNR得到改進(jìn)。

　　本應用筆記提供了關(guān)于HMC661LC4B配合高速ADC使用以增強其帶寬和高頻性能的指南。本應用筆記介紹了采樣保持放大器的一般操作，以及關(guān)于實(shí)現器件最高性能的一般操作建議。本應用筆記還說(shuō)明了基于典型評估板的試驗板組件的設置和時(shí)序調整，其將HMC661LC4B用作高速ADC的主采樣器。關(guān)于HMC661LC4B用于高速ADC的評估板設置時(shí)如何獲得高性能采樣保持放大器的示例，請參閱《模擬對話(huà)》文章“利用采樣保持放大器和RF ADC從根本上擴展帶寬以突破X波段頻率”。

　　HMC661LC4B采樣保持放大器說(shuō)明和操作

　　HMC661LC4B采樣保持放大器概述

　　HMC661LC4B是一款單列18 GHz采樣保持放大器，適用于需要最大采樣帶寬、在超寬帶寬內具有高線(xiàn)性度和低噪聲的微波數據轉換應用。單個(gè)采樣保持放大器產(chǎn)生的輸出由兩個(gè)時(shí)間段組成。在輸出波形(HMC661LC4B的正差分時(shí)鐘電壓)的采樣模式間隔中，HMC661LC4B成為一個(gè)單位增益放大器，在輸入帶寬和輸出放大器帶寬的約束下，它將輸入信號復制到輸出端。在正時(shí)鐘到負時(shí)鐘躍遷時(shí)，HMC661LC4B以非常窄的采樣時(shí)間孔徑對輸入信號采樣，并且在負時(shí)鐘間隔內，將輸出保持在一個(gè)相對恒定的代表采樣時(shí)刻信號的值。

　　關(guān)于關(guān)鍵性能參數，請參閱HMC661LC4B數據手冊。市面上的其他高速采樣保持放大器在滿(mǎn)量程輸入電平時(shí)帶寬性能會(huì )大幅下降，HMC661LC4B則不同，在整個(gè)輸入電平范圍內都能提供18 GHz采樣帶寬，滿(mǎn)量程差分輸入最高可達1 V p-p，采樣速率最高可達4 GSPS。該采樣保持放大器能在非常寬的帶寬范圍內保持優(yōu)異的線(xiàn)性度，從直流到5 GHz以上且在滿(mǎn)量程輸入時(shí)，無(wú)雜散動(dòng)態(tài)范圍(SFDR)為56 dB或更好。HMC661LC4B的一個(gè)重要特性是具有適當的線(xiàn)性階相關(guān)性(輸入電平降低6 dB，則二階和三階諧波產(chǎn)物電平分別降低12 dB和18 dB)。此特性對于利用數字信號處理(DSP)對信號進(jìn)行平均的設計人員尤其重要。這些用戶(hù)可以執行后轉換處理來(lái)減少寬帶本底噪聲，并且可以通過(guò)調整輸入信號電平來(lái)獲得更高線(xiàn)性度。正如數據手冊所示，輸入電平降低到滿(mǎn)量程一半時(shí)，整個(gè)寬帶寬上可達10位或更好的線(xiàn)性度。

　　HMC661LC4B提供直流耦合、差分信號輸入/輸出和差分時(shí)鐘輸入。所有輸入和輸出對于每個(gè)差分半電路都是50 Ω阻抗，并且它們以真正的以地為基準的共模電壓電位工作。HMC661LC4B采用符合RoHS標準的4 mm × 4 mm QFN無(wú)引腳陶瓷封裝。HMC661LC4B是軟件定義無(wú)線(xiàn)電、軍用和商用雷達系統、EW、ELINT系統應用的理想選擇。HMC661LC4B還可用于擴頻處理、寬帶頻譜分析和高速數字/模擬測試儀器，包括數字采樣示波器。

　　HMC661LC4B一般操作建議

　　有關(guān)工作條件的完整信息，請參閱HMC661LC4B數據手冊。為了方便讀者，本應用筆記總結了關(guān)于器件操作的主要注意事項。

　　上電順序

　　如果從獨立電源提供偏置，建議電源啟動(dòng)順序為VCCOB、VCCOFx、VCCTHx、VCCCLKx、VEE和VEECLKx。如需要，VCCOB、VCCOFx、VCCTHx和VCCCLK可以連接到一個(gè)2 V電源。

　　輸入信號驅動(dòng)

　　為實(shí)現最佳效果，須以差分方式驅動(dòng)輸入。輸入可以用單端方式驅動(dòng)，但HMC661LC4B的線(xiàn)性度會(huì )下降。以單端方式驅動(dòng)HMC661LC4B時(shí)，未使用的輸入須端接50 Ω電阻。

　　時(shí)鐘輸入

　　當(CLKP – CLKN)為高電平時(shí)，HMC661LC4B處于采樣模式;當(CLKP – CLKN)為低電平時(shí)，器件處于保持模式。如可能，須以差分方式驅動(dòng)時(shí)鐘輸入。若需要，可以用單端方式驅動(dòng)時(shí)鐘輸入，但單端幅度和壓擺率須與差分驅動(dòng)時(shí)建議的全差分幅度和壓擺率相似。未使用的輸入須端接50 Ω電阻。

　　在較低時(shí)鐘頻率時(shí)，HMC661LC4B的采樣保持模式線(xiàn)性度會(huì )隨著(zhù)時(shí)鐘功率而改變，如HMC661LC4B數據手冊所示。這是因為，當壓擺率低于臨界值時(shí)，線(xiàn)性度與時(shí)鐘過(guò)零壓擺率存在弱相關(guān)性。為獲得最佳線(xiàn)性度和抖動(dòng)性能，建議使用大約2 V/ns至4 V/ns(每個(gè)時(shí)鐘輸入)或更大的時(shí)鐘過(guò)零壓擺率。

　　對于正弦時(shí)鐘輸入，4 V/ns對應的每個(gè)差分半電路輸入的正弦時(shí)鐘功率為-6 dBm(4 GHz時(shí))、0 dBm(2 GHz時(shí))和6 dBm(1 GHz時(shí))。無(wú)論時(shí)鐘頻率為何，推薦最小時(shí)鐘幅度為-6 dBm(每個(gè)差分半電路輸入)。在較低時(shí)鐘頻率時(shí)，特別是在1 GHz以下時(shí)，建議使用方波時(shí)鐘以達到所需的壓擺率，而無(wú)需過(guò)大的時(shí)鐘幅度。

　　輸出

　　為獲得最干凈的輸出波形，須以差分方式檢測輸出。輸出阻抗為50 Ω阻性，返回到VCCOB電源。輸出級設計用于驅動(dòng)每個(gè)差分半電路輸出上的50 Ω接地終端。HMC661LC4B提供一個(gè)真正的以地為參考的共模電壓輸出，其典型值在地電壓的±50 mV范圍內;但如果需要，可以稍微調整VCCOB電源以將輸出共模電壓電平精確微調至0 V。

　　此外，根據以下近似關(guān)系調整VCCOB電源，可以在約±0.5 V的范圍內調節共模輸出電平：

　　VOCM = (VCCOB ? 2)/2

　　其中：

　　VOCM為輸出共模電壓。

　　VCCOB可以在1 V < VCCOB < 3 V范圍內變動(dòng)。

　　在較低時(shí)鐘速率(例如小于1 GHz)下工作時(shí)，用戶(hù)可將輸出濾波到比輸出放大器帶寬7 GHz低的帶寬，從而優(yōu)化信噪比(SNR)。這種輸出濾波不會(huì )降低采樣前端噪聲(其已在信號樣本中捕獲，代表大部分采樣保持放大器噪聲，因為前端帶寬較寬)，但可減少輸出放大器的噪聲貢獻。用戶(hù)可將輸出濾波到仍然具有所需最大建立時(shí)間以支持所選時(shí)鐘速率的最低帶寬。通常，最佳帶寬是時(shí)鐘頻率的兩到三倍左右。假設時(shí)鐘速率為350 MHz，使用一個(gè)噪聲帶寬為1 GHz的輸出濾波器，則相對于未濾波的輸出狀況，噪聲可以降低約1 dB。

　　在時(shí)鐘邊沿，由于輸出放大器的帶寬很寬，輸出會(huì )有非常陡峭的躍遷。用戶(hù)須注意，芯片輸出端與負載之間的電纜如果較長(cháng)，會(huì )引起頻率響應滾降和消散，從而在輸出波形進(jìn)入負載的建立過(guò)程中產(chǎn)生具有相對較長(cháng)時(shí)間常數的低幅度尾部。

　　在實(shí)驗室環(huán)境下使用數英尺長(cháng)輸出電纜時(shí)，負載效應最為明顯，即便高質(zhì)量電纜也不例外。采樣保持放大器與負載之間的輸出電纜必須是2英尺或更短的高質(zhì)量電纜。

　　負載與HMC661LC4B之間的反射也會(huì )降低保持模式響應性能?？梢哉{整輸出電纜長(cháng)度，以便在一定程度上降低反射干擾。一般而言，為使波形的保持模式部分中的反射干擾最小，電纜的往返傳輸時(shí)間須為時(shí)鐘周期的整數倍數。此電纜長(cháng)度標準基本上應根據以下情況來(lái)判斷：低電平雙傳輸反射時(shí)間與其提供的輸出波形對齊。當采樣保持放大器在負載的50 ps或更短時(shí)間以?xún)葧r(shí)，短距離和/或傳輸時(shí)間使得反射時(shí)長(cháng)與HMC661LC4B的近似建立時(shí)間相等，此時(shí)可獲得最佳性能。在A(yíng)DC應用中，采樣保持放大器必須盡可能靠近ADC，以使采樣保持放大器輸出端與ADC輸入端之間路徑的反射效應最小。

　　采樣保持ADC建立與時(shí)序

　　采樣保持ADC建立

　　HMC661LC4B用作高速ADC主采樣器的典型實(shí)驗室評估板設置如圖1所示。對于輸入和時(shí)鐘信號，必須使用抖動(dòng)非常低的合成發(fā)生器，以使高信號頻率下抖動(dòng)引起的本底噪聲性能降幅最小。5%的小數帶寬帶通濾波器通過(guò)濾除非諧波雜散產(chǎn)物和寬帶噪聲(其會(huì )給信號和時(shí)鐘源帶來(lái)抖動(dòng))來(lái)凈化信號源。具有17 GHz帶寬的寬帶Picosecond Pulse Labs或同等分相器將單端輸入信號轉換為差分形式。需要HMC-C004寬帶放大器來(lái)充分放大信號和時(shí)鐘，以補償系統中的損耗。

　　如需要，可以將更傳統的低頻巴倫用于時(shí)鐘，因為時(shí)鐘被限制在一個(gè)低得多的頻率?？勺冄舆t線(xiàn)恰當地對ADC時(shí)鐘進(jìn)行定時(shí)，以便ADC對HMC661LC4B輸出波形的穩定保持模式部分進(jìn)行采樣。采樣保持放大器和ADC之間使用隔直電容以實(shí)現單電源ADC，因為ADC工作在通常由內部提供的非零共模輸入電壓偏置電平。

　　另外，可以使用具有可變輸出共模電壓電平的直流耦合差分放大器來(lái)匹配HMC661LC4B和ADC的直流電平。HMC661LC4B具有0 V標稱(chēng)共模輸出電平，但如果需要，它可以在±0.5 V范圍內進(jìn)行調整(有關(guān)詳細信息，請參閱HMC661LC4B數據手冊)。

　　如前所述，在實(shí)際系統應用中使用HMC661LC4B時(shí)，最好將采樣保持放大器放置在靠近ADC的地方，以盡量減少器件之間信號互連的反射效應傳輸時(shí)間。為將采樣保持放大器置于靠近ADC的地方，最佳辦法是設計一個(gè)定制電路板或混合電路，以將采樣保持放大器和ADC相鄰放置。在此情況下，在A(yíng)DC時(shí)鐘信號路徑中設計一個(gè)固定延遲，以獲得ADC時(shí)鐘相對于采樣保持放大器輸出波形的正確時(shí)序。但正如本應用筆記所示，只要ADC時(shí)鐘相對于采樣保持放大器時(shí)鐘適當定時(shí)，帶同軸電纜互連的試驗板型設置就能提供精確的性能。

　　圖1.集成了HMC661LC4B采樣保持主采樣器和ADC評估板的ADC組件框圖

　　圖2為試驗板設置的實(shí)物照片。采樣保持放大器評估板的差分輸出通過(guò)短SMA(超小A型)電纜連接到ADC評估板輸入端的直流模塊。在測試的兩個(gè)時(shí)鐘頻率(1 GSPS和1.6 GSPS)下，選擇的電纜長(cháng)度使得從采樣保持放大器芯片到ADC芯片的總傳輸時(shí)間大約為時(shí)鐘周期的某一整數倍，以使上述雙傳輸反射效應引起的波形擾動(dòng)最小化。

　　圖2.HMC661LC4B和ADC評估板的試驗板設置

　　采樣保持ADC時(shí)序

　　采樣保持放大器ADC轉換組件正確操作的一個(gè)重要方面是建立ADC采樣相對于采樣保持放大器輸出波形的正確時(shí)序。ADC采樣相對于采樣保持放大器的時(shí)序被稱(chēng)為相對ADC時(shí)鐘延遲。為實(shí)現正常工作，ADC必須對采樣保持放大器輸出波形中的保持模式輸出時(shí)間段的穩定部分進(jìn)行采樣。盡管當ADC不正確地對采樣保持放大器的采樣模式輸出波形段進(jìn)行采樣時(shí)組件也能工作，但由于A(yíng)DC采樣的是輸入信號的緩沖(但未采樣)單位增益版本，所以無(wú)法正確擴展帶寬。實(shí)際上，ADC是否在對保持模式時(shí)間段進(jìn)行采樣的主要指標就是擴展帶寬行為。如果復合組件顯示的帶寬更接近于A(yíng)DC輸入帶寬，那么極有可能是時(shí)序調整不當，ADC正在對采樣保持放大器輸出波形的采樣模式部分進(jìn)行采樣。

　　如果將電路板傳輸線(xiàn)互連和外部電纜的各種傳播延遲以及采樣保持放大器和ADC內部主要路徑的內部群延遲列在一張表上，就可以精確計算相對ADC時(shí)鐘延遲。表1顯示了與詳細計算正確ADC時(shí)鐘時(shí)序相關(guān)的兩個(gè)主要的HMC661LC4B內部群延遲：時(shí)鐘到保持節點(diǎn)延遲和保持節點(diǎn)到輸出樣本延遲。

　　表1中顯示的輸入信號到保持節點(diǎn)延遲不是ADC時(shí)鐘時(shí)序計算必須知道的量，列在此處僅供參考。此計算還需要一個(gè)重要參數，即ADC孔徑延遲，其定義為ADC內部采樣點(diǎn)的時(shí)鐘延遲與ADC內部采樣點(diǎn)的信號延遲之間的差值?？讖綍r(shí)間和試驗板級互連延遲常常會(huì )掩蓋HMC661LC4B采樣保持放大器的較小延遲。

　　對于系統實(shí)現來(lái)說(shuō)，這些計算通常是值得的，甚至是必要的(不過(guò)由于互連延遲要小得多，所以系統時(shí)序通常比試驗板設置更容易)。如果ADC時(shí)鐘延遲(相對于采樣保持放大器時(shí)鐘)得到精確確定和實(shí)現，那么對所有時(shí)鐘頻率，只需一個(gè)ADC時(shí)鐘延遲就可以為相應的組件正確定時(shí)。如果適當的延遲僅在模時(shí)鐘周期內實(shí)現(例如在一個(gè)時(shí)鐘周期內具有適當的相位，但不是所需的最小延遲)，那么該設置僅對所使用的特定時(shí)鐘頻率有效。然而，對于實(shí)驗室試驗板設置，通常沒(méi)有必要詳細計算和設計所需的ADC時(shí)鐘延遲，因為利用ADC時(shí)鐘路徑中的可變延遲線(xiàn)，執行一個(gè)簡(jiǎn)單的算法就能快速求出正確的延遲，如表1所示。

　　表1.用于時(shí)序計算的HMC661LC4B內部群延遲

　　建立一種算法，利用ADC時(shí)鐘路徑中的可變延遲和ADC的快速傅里葉變換(FFT)輸出顯示來(lái)確定時(shí)序設置是可行的。在說(shuō)明該過(guò)程之前，了解ADC的一些關(guān)鍵輸出性能參數與外部HMC661LC4B采樣保持放大器波形內的采樣位置的依賴(lài)關(guān)系會(huì )很有幫助。圖3顯示了信號幅度、SFDR和噪聲譜密度的延遲映射，它是ADC時(shí)鐘(ADC采樣點(diǎn))相對于HMC661LC4B和ADC組合的采樣保持放大器時(shí)鐘的相對延遲的函數。圖3所示數據是在1 GSPS采樣速率下獲取的。作為參考，圖中還指出了HMC661LC4B輸出波形采樣到保持轉換和保持到采樣轉換的大致時(shí)間位置。HMC661LC4B保持模式限定在這些點(diǎn)之間，而采樣模式時(shí)間段落在這些點(diǎn)所限定的區域之外。當組件的輸入頻率遠遠超出ADC帶寬時(shí)，這組曲線(xiàn)對理解延遲設置非常有用。圖3中繪制的是針對5 GHz輸入信號頻率的曲線(xiàn)，該頻率遠遠超出特定ADC的大約2.8 GHz帶寬。

　　圖3.基波幅度和SFDR與相對延遲時(shí)間的關(guān)系

　　提供給ADC內部采樣器的波形受ADC輸入信號帶寬的限制。ADC內部前端采樣保持放大器內的頻帶限制會(huì )對HMC661LC4B輸出的尖銳波形轉換曲線(xiàn)進(jìn)行大幅度的修整。因此，圖3所示的延遲映射曲線(xiàn)也表現出該ADC頻帶限制所引起的修整轉換。使用一階近似，幅度曲線(xiàn)的-3 dB點(diǎn)大致對應于HMC661LC4B輸出波形的采樣到保持和保持到采樣轉換的時(shí)間點(diǎn)。

　　對于超出ADC帶寬但在采樣保持放大器帶寬內的信號頻率，檢查類(lèi)似于圖3所示的延遲映射曲線(xiàn)，可以推斷出“信號基波幅度”部分、“SFDR”部分和“噪聲”部分所述的關(guān)鍵行為。

　　信號基波幅度

　　當ADC對采樣保持放大器波形的保持模式進(jìn)行采樣時(shí)，獲得的是外部采樣保持放大器的帶寬。當ADC對采樣保持放大器波形的采樣模式進(jìn)行采樣時(shí)，獲得的是較小的ADC帶寬。由于這些點(diǎn)上的樣本沒(méi)有很好地加以定義，因此轉換區域中的樣本可能會(huì )導致基波信號幅度急劇降低。這種急劇降低效應可以在圖3的基波幅度變化中觀(guān)察到，轉換點(diǎn)附近的幅度顯著(zhù)減小。在采樣模式區域中，基波幅度平衡在一個(gè)恒定電平上，該電平代表該頻率下ADC輸入傳遞函數所產(chǎn)生的信號衰減。

　　SFDR

　　對于采樣放大器波形的大部分保持模式區域內的ADC采樣，SFDR相對穩定。采樣時(shí)間最好是在保持模式快要結束時(shí)(此時(shí)波形早已建立)，但先于A(yíng)DC頻帶限制引起的保持到采樣轉換修整區域。隨著(zhù)時(shí)鐘頻率提高，優(yōu)化保持模式時(shí)間段中的采樣位置以實(shí)現最大SFDR變得更為重要。對于所測量的ADC，合理的ADC采樣時(shí)間是相對于保持到采樣轉換點(diǎn)提前大約120 ps。當ADC采樣點(diǎn)進(jìn)入保持到采樣轉換區域時(shí)，SFDR會(huì )迅速下降，因為信號樣本在這些轉換點(diǎn)處沒(méi)有很好地加以定義。

　　噪聲

　　圖4顯示，相對于在采樣模式段中進(jìn)行采樣，當在保持模式波形段中采集ADC樣本時(shí)，噪聲譜密度會(huì )提高。

　　在總積分時(shí)域噪聲中也能觀(guān)察到噪聲譜密度提高。這種提高符合理論上的預期，因為保持模式區域中的ADC采樣反映了HMC661LC4B在整個(gè)18 GHz輸入帶寬上的采樣。從頻域角度看，采樣過(guò)程將整個(gè)帶寬上的噪聲折疊到低得多的帶寬中——僅一個(gè)奈奎斯特區間。從時(shí)域角度來(lái)看，可以將這種效應視為采樣時(shí)刻樣本中有效捕獲到的瞬時(shí)前端噪聲;這會(huì )增加第一奈奎斯特區間的噪聲譜密度，ADC會(huì )完全檢測到，因為它落在其輸入帶寬內。另一方面，采樣模式區域中的采樣不反映HMC661LC4B的采樣。噪聲譜仍然出現在18 GHz的帶寬上，但ADC并不知曉HMC661LC4B采樣，而且在波形采樣模式部分中的ADC樣本沒(méi)有折疊效應。此頻譜噪聲的大部分落在A(yíng)DC帶寬之外，從而減少了檢測到的總噪聲。

　　對于HMC661LC4B輸出波形的保持模式區域中的ADC樣本，輸入噪聲帶寬為18 GHz，而對于HMC661LC4B采樣模式中的ADC樣本，輸入噪聲帶寬為ADC輸入帶寬。例如，對于典型高速轉換器的2 GHz至3 GHz輸入帶寬，保持模式和采樣模式ADC樣本的噪聲水平存在8 dB到10 dB的差異并不罕見(jiàn)。這種差異符合預期，因為帶寬比大約也是8 dB到10 dB，故相對噪聲水平是指示ADC樣本時(shí)序區域的有用參數。

　　圖4.頻譜噪聲密度(VNF)與相對延遲時(shí)間的關(guān)系

　　用于試驗板設置的簡(jiǎn)單采樣保持ADC時(shí)序步驟

　　使用“信號基波幅度”部分和“SFDR”部分中描述的特性時(shí)，可以通過(guò)一種直接了當的方法來(lái)確定典型試驗板設置中的ADC時(shí)鐘時(shí)序和優(yōu)化。以下程序使用ADC時(shí)鐘路徑中的可變延遲，以及ADC FFT頻譜提供的信息：

　　1. 利用任意ADC時(shí)鐘延遲和可變延遲設置采樣保持放大器ADC時(shí)序。相對于采樣保持放大器時(shí)鐘，利用任意ADC時(shí)鐘延遲(無(wú)需詳細計算)和可變延遲初步設置采樣保持放大器ADC時(shí)序?？勺冄舆t必須允許在至少半個(gè)時(shí)鐘周期內進(jìn)行調整。將延遲的初始位置放在延遲范圍的中心。由于大多數長(cháng)號型可變延遲線(xiàn)的基座誤差延遲是固定的，因此在采樣保持放大器時(shí)鐘和ADC時(shí)鐘路徑中使用相同的可變延遲會(huì )有所幫助，這樣兩條路徑中的固定基座誤差延遲得到均衡。當為不依賴(lài)時(shí)鐘頻率的時(shí)序設置精確ADC時(shí)鐘延遲時(shí)，使用相同可變延遲非常有用，因為這種應用不支持任何過(guò)大的模時(shí)鐘周期延遲。然后可以通過(guò)兩條延遲線(xiàn)或其中之一來(lái)調整相對ADC延遲。如果以差分方式驅動(dòng)時(shí)鐘，則在巴倫和時(shí)鐘輸入之間的HMC661LC4B時(shí)鐘路徑中必須使用平衡長(cháng)度的電纜。

　　2. 在A(yíng)DC的帶寬之外，但在采樣保持放大器的帶寬以?xún)?，施加一個(gè)接近滿(mǎn)量程的輸入信號。施加一個(gè)電平略低于A(yíng)DC滿(mǎn)量程的輸入信號，其頻率遠遠超出ADC輸入帶寬，但在HMC661LC4B采樣保持放大器的帶寬以?xún)?。對? GHz至3 GHz輸入帶寬的轉換器，5 GHz頻率是一個(gè)不錯的選擇。

　　3. 觀(guān)察FFT頻譜并識別一階拍頻產(chǎn)物(基波)。給ADC和HMC661LC4B器件加電;觀(guān)察ADC輸出的FFT頻譜顯示并識別輸入信號外差所產(chǎn)生的一階拍頻產(chǎn)物，時(shí)鐘諧波采樣保持放大器將所得的拍頻產(chǎn)物置于第一奈奎斯特區間中。拍頻產(chǎn)物是目標基波，其代表轉換后的信號幅度。例如，對于1 GHz的時(shí)鐘頻率和5.049 GHz的輸入信號頻率，下變頻的一階拍頻產(chǎn)物在5.049 - 5(1) = 49 MHz。

　　4. 確定ADC采樣發(fā)生在外部采樣保持放大器輸出波形的采樣模式還是保持模式區域中。為確定ADC采樣發(fā)生在采樣模式還是保持模式區域中，須觀(guān)察基波幅度。如果獲得的信號接近滿(mǎn)量程，則ADC時(shí)鐘時(shí)序是對保持模式波形段進(jìn)行采樣，該組件表現出HMC661LC4B的擴展帶寬。如果觀(guān)察到的信號幅度代表該頻率下從ADC輸入帶寬獲得的傳遞函數衰減，則ADC是在采樣模式波形段進(jìn)行采樣，并表現出ADC降低的帶寬。如果基波幅度的狀態(tài)存在不確定性，那么在一個(gè)小延遲范圍(例如±50 ps)上初步映射幾個(gè)不同延遲點(diǎn)的幅度和噪聲，便可迅速判斷ADC采樣點(diǎn)是位于采樣到保持還是保持到采樣轉換上。如果采樣點(diǎn)位于轉換點(diǎn)上，則移動(dòng)延遲以避開(kāi)轉換區域，這樣樣本就會(huì )落在采樣模式或保持模式區域中。此外，映射半個(gè)時(shí)鐘周期上分布的幾個(gè)幅度和噪聲點(diǎn)可以快速幫助確定操作狀態(tài)和轉換位置。

　　5. 設置采樣保持放大器時(shí)鐘極性，將ADC樣本置于HMC661LC4B的保持模式。如果步驟4中ADC是在保持模式進(jìn)行采樣，則采樣保持放大器時(shí)鐘連接的相位可以保持不變。如果ADC是在采樣模式進(jìn)行采樣，則差分時(shí)鐘與采樣保持放大器的連接必須反向，以使采樣保持放大器與ADC之間的相對采樣延遲移動(dòng)半個(gè)時(shí)鐘周期。差分時(shí)鐘連接變化將ADC采樣點(diǎn)置于保持模式波形段。如果移動(dòng)采樣保持放大器的時(shí)鐘相位之后，幅度沒(méi)有增加到接近滿(mǎn)量程，則應少量改變ADC時(shí)鐘延遲，同時(shí)進(jìn)行監控，以判斷ADC采樣是否碰巧位于轉換點(diǎn)。

　　6. 識別保持到采樣轉換，并將ADC采樣點(diǎn)設置在相對于此點(diǎn)的采樣到保持和保持到采樣時(shí)間窗口的一半處。已知ADC采樣位于保持模式后，映射幾個(gè)點(diǎn)并逐漸增加ADC時(shí)鐘延遲，直至保持到采樣轉換的位置確定為止。對于一階，保持到采樣轉換發(fā)生在延遲映射幅度曲線(xiàn)的大約-3 dB點(diǎn)處。一旦確定了保持到采樣轉換，ADC采樣點(diǎn)相對于此轉換便可提前，直至幅度和SFDR性能達到相對均衡的值。實(shí)現預期幅度和SFDR值的這個(gè)時(shí)間位置出現在相對于保持到采樣轉換提前30 ps到150 ps的地方，具體取決于A(yíng)DC的輸入帶寬和由此導致的轉換帶限修整量。時(shí)間點(diǎn)的位置表示ADC采樣時(shí)間的可接受點(diǎn)。如果ADC相對延遲已設置為絕對最小值(沒(méi)有多余的模時(shí)鐘周期延遲)，那么該時(shí)序對所有時(shí)鐘頻率都有效。如果ADC相對延遲僅有適當的相位，但包含多余的模時(shí)鐘周期延遲，則當改變時(shí)鐘頻率時(shí)，必須重新執行定時(shí)過(guò)程。

　　結語(yǔ)

　　本應用筆記討論了HMC661LC4B超寬帶采樣保持放大器及其作為高速ADC主采樣器以增強帶寬和線(xiàn)性度的應用。本文介紹了將HMC661LC4B連接到ADC的一般原則，并提供了一個(gè)通過(guò)試驗板設置中的時(shí)鐘定時(shí)確立適當ADC采樣時(shí)間的簡(jiǎn)單系統化方法。

　　《模擬對話(huà)》文章“利用采樣保持放大器和RF ADC從根本上擴展帶寬以突破X波段頻率”提供了HMC661LC4B用于具有高速ADC的評估板設置時(shí)可獲得的性能示例。