<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 元件/連接器 > 設計應用 > PCB設計從少孔/少繞/少自動(dòng)開(kāi)始,這就是少走彎路

PCB設計從少孔/少繞/少自動(dòng)開(kāi)始,這就是少走彎路

作者: 時(shí)間:2017-10-27 來(lái)源:網(wǎng)絡(luò ) 收藏

  本文將探討印刷電路板()設計新手和老手都適用的七個(gè)基本(而且關(guān)鍵的)技巧和策略,只要在設計過(guò)程中對這些技巧多加注意,就能為你與你的團隊減少重新設計次數、縮短設計時(shí)間以及減輕整體設計結果診斷的任務(wù);以下讓我們一一看來(lái)。

本文引用地址:http://dyxdggzs.com/article/201710/368873.htm

  1、熟悉工廠(chǎng)制造流程

  在這個(gè)無(wú)晶圓廠(chǎng)IC業(yè)者當道的時(shí)代,許多工程師其實(shí)不清楚根據他們的設計檔案制造之生產(chǎn)步驟與化學(xué)處理工藝;這并不令人驚訝。不過(guò)這種實(shí)作知識的缺乏,往往導致新手工程師做出不必要的較復雜設計決策。

  設計真的需要那么復雜嗎?難道不能用更大的網(wǎng)格來(lái)進(jìn)行布線(xiàn),從而降低電路板成本并提高可靠性?設計新手容易犯的其他錯誤,還有不必要的過(guò)小通孔尺寸以及盲孔(blind via)和埋孔(buried via)。那些先進(jìn)的通孔結構是設計師的利器,但其有效性高度情境化(effectiveness),它們雖然是可用的工具,但并不表示一定要使用。

  專(zhuān)家Bert Simonovich的一篇博客文章就談到了通孔尺寸比例的問(wèn)題:“長(cháng)寬比6:1的通孔,能確保你的電路板可以在任何地方生產(chǎn)。”對于大多數設計來(lái)說(shuō),只要稍加思考和規劃,就可以避免那些高密度(HDI)特征并再次節省成本、提高設計的可制造性。

  那些超小尺寸或單端(dead-ended)通孔進(jìn)行鍍銅所要求的物理學(xué)和流體力學(xué)能力,并不是所有PCB代工廠(chǎng)都擅長(cháng)的。記住,只要有一個(gè)不良通孔就可以毀掉整片電路板;如果你的設計里有2萬(wàn)個(gè)通孔,那么你就有2萬(wàn)次失敗的機會(huì )。不必要地使用HDI通孔,失敗率立刻飆升。

  2、電路圖能簡(jiǎn)化設計任務(wù)

  有時(shí)候只是設計一片簡(jiǎn)單電路板,畫(huà)電路圖(schematic)似乎是在浪費時(shí)間;特別是如果你已經(jīng)有過(guò)完成一、兩個(gè)設計的經(jīng)驗。但對于初次設計PCB的人來(lái)說(shuō),畫(huà)電路圖也會(huì )是個(gè)艱巨任務(wù)。跳過(guò)電路圖是新手和具備中等程度經(jīng)驗的設計工程師經(jīng)常采取的一種戰略,但請從一個(gè)可以做為參考的完整電路圖為起點(diǎn)來(lái)發(fā)展你的布線(xiàn),有助于確保你的布線(xiàn)連結能全部完成;以下是其理由。

  首先,電路圖是PCB電路的視覺(jué)呈現,能傳達多個(gè)層次的信息;電路的子區域分好幾頁(yè)詳細繪制,功能相對應的零組件能安排在鄰近的位置,無(wú)論其最終實(shí)體布局為何。其次,由于電路圖符號會(huì )標示每個(gè)零組件的每一支接腳,很容易檢查出未聯(lián)機的接腳;換句話(huà)說(shuō),無(wú)論描述電路的正式規則是否被遵循,電路圖有助于你快速以視覺(jué)判定,確保電路的完整。

  在設計PCB時(shí)如果有一個(gè)電路圖可做為基礎模板,能簡(jiǎn)化布線(xiàn)任務(wù)。利用電路圖符號來(lái)完成鏈接,同時(shí)你就在不需要反復思索那些連結的前提下克服了走線(xiàn)挑戰;最后你會(huì )因為抓到了在第一次修訂時(shí)遺漏的走線(xiàn)連結而節省了設計重做。

  3、使用自動(dòng)布線(xiàn)器但勿依賴(lài)

  大多數專(zhuān)業(yè)級PCB CAD工具都有自動(dòng)布線(xiàn)器,不過(guò)除非你設計PCB很專(zhuān)業(yè),自動(dòng)布線(xiàn)器充其量只能被用來(lái)讓設計初步過(guò)關(guān);對PCB電路鏈接來(lái)說(shuō),自動(dòng)布線(xiàn)器并非一次點(diǎn)擊就能完成的解決方案,你仍然應該要知道如何以手工布線(xiàn)。

  自動(dòng)布線(xiàn)器是一種高度可配置的工具,為充分發(fā)揮它們的作用,每次任務(wù)都要對布線(xiàn)器參數進(jìn)行仔細、考慮周全的設置,甚至對單片PCB上的各個(gè)模塊都要個(gè)別考慮,總之就是沒(méi)有任何恰當的基本通用默認值。

  當你問(wèn)一個(gè)經(jīng)驗豐富的設計工程師:“哪種自動(dòng)布線(xiàn)器最好用?”他們會(huì )回答:“兩邊耳朵中間的的東西(眼睛);”而且他們是認真的。布線(xiàn)這個(gè)過(guò)程如同算法一般更像是一種藝術(shù),本身就是啟發(fā)式(heuristic)的,因此很類(lèi)似傳統的回溯算法(backtracking algorithm)。

  回溯算法很適合用來(lái)尋找解決方案,特別是迷宮或拼圖等路徑選擇受限的場(chǎng)合;但在一個(gè)開(kāi)放、不受限制的場(chǎng)合,例如預先放置了零組件的PCB,回溯算法就無(wú)法發(fā)揮尋找優(yōu)化解決方案的強項。除非自動(dòng)布線(xiàn)器的約束條件經(jīng)過(guò)工程師仔細微調,其布線(xiàn)成品還是需要人工檢查回溯算法結果中的弱點(diǎn)。

  走線(xiàn)尺寸是另一個(gè)問(wèn)題點(diǎn),自動(dòng)布線(xiàn)器無(wú)法百分之百確定你打算在一條走在線(xiàn)通過(guò)多大的電流,所以也不能幫你確定要用多寬的走線(xiàn);結果是大多數自動(dòng)布線(xiàn)器產(chǎn)生的走線(xiàn)寬度不符規格。

  當你考慮使用自動(dòng)布線(xiàn)器時(shí),先問(wèn)問(wèn)自己:“在我為板子設置好自動(dòng)布線(xiàn)器約束條件、甚至為電路圖上的每條走線(xiàn)都設置了約束條件之后,還有多少時(shí)間讓我用手工布線(xiàn)?”設計工程師老手會(huì )把大部份精力放在最初的零件布局上,幾乎整個(gè)設計時(shí)間的一半都致力于從以下三個(gè)方面優(yōu)化組件布局:

  布線(xiàn)簡(jiǎn)化—盡量減少飛線(xiàn)(rat‘s nest,或譯鼠線(xiàn)、鼠跡網(wǎng))的交叉等等。

  組件的近接—繞線(xiàn)越短越好。

  信號時(shí)序(signal timing)考慮。

  老前輩們經(jīng)常使用混合方法來(lái)布線(xiàn)—用手工進(jìn)行關(guān)鍵布線(xiàn),固定它們的位置,然后以自動(dòng)布線(xiàn)器處理非關(guān)鍵走線(xiàn);設計中的自動(dòng)布線(xiàn)區域有助于管理在布線(xiàn)算法中的“失控(runaway)狀態(tài)”,這種方法有時(shí)能在手工布線(xiàn)的可掌控性與自動(dòng)布線(xiàn)的速度之間取得良好折衷。

  4、考慮電路板尺寸和電流

  大多數從事電子設計的人都知道,就像沿著(zhù)河道走的河流,流動(dòng)的電子也可能會(huì )遇到咽喉點(diǎn)和瓶頸;這一點(diǎn)被直接應用在車(chē)用保險絲(automotive fuse)的設計中。透過(guò)控制走線(xiàn)的厚度和形狀(U型彎曲、V型彎曲、S形等),保險絲可以經(jīng)過(guò)校準,在電流超載時(shí)熔斷于咽喉點(diǎn)。

  問(wèn)題是,設計工程師偶爾會(huì )在他們的中遭遇類(lèi)似的電氣咽喉點(diǎn);舉例來(lái)說(shuō):在用兩個(gè)陡峭45度也可以的地方,使用90度彎角;當彎曲度大于90度時(shí),采用之字形狀。充 其量那些導線(xiàn)只會(huì )讓訊號傳播速度變慢;最糟糕的情況是它們會(huì )像汽車(chē)保險絲一樣在電阻點(diǎn)熔斷。

  5、避開(kāi)裂片風(fēng)險

  裂片(sliver)是一種制造上的失誤,可透過(guò)適當的電路板設計獲得最佳管理(如圖1);為了理解裂片問(wèn)題,我們需要復習一下化學(xué)蝕刻工藝?;瘜W(xué)蝕刻是為了分解不需要的銅,但如果要蝕刻的部分特別長(cháng)、薄、呈片狀,那些形狀有時(shí)候會(huì )在完全被分解之前整塊剝離;這種裂片會(huì )飄浮在化學(xué)溶液中,有可能隨機落在另一片電路板上。

  

  圖1 在這個(gè)案例中,走線(xiàn)之間的窄屏蔽對電路基板來(lái)說(shuō)是安全的。

  同樣有可能發(fā)生的風(fēng)險是,裂片仍留在原來(lái)那片電路板上;如果裂片夠窄,酸液池可能會(huì )腐蝕掉下方足夠多的銅,使裂片部分剝離。于是裂片像旗子一樣黏著(zhù)電路板四處飄,最后還是免不了落到那片板子上導致其他走線(xiàn)短路。

  那么該去哪里尋找潛在的裂片?又如何避免裂片產(chǎn)生呢?在進(jìn)行PCB布線(xiàn)時(shí),最好避免留下非常窄的銅線(xiàn)區域(如圖2);這種區域通常是走線(xiàn)與焊墊間隙出現交叉、平面被填滿(mǎn)的情況造成(圖3)。將銅線(xiàn)的最小寬度設置為大于制造商允許的最小值,你的設計應該就不會(huì )有這方面的問(wèn)題。標準的最小蝕刻寬度是0.006英寸。

  

  圖2 一個(gè)非常狹窄的裂片風(fēng)險區域,例如圖中這個(gè)原始設計檔內的案例,在制造時(shí)可能不受控制地剝離,導致短路和良率問(wèn)題。

  

  圖3 在這個(gè)案例中,化學(xué)蝕刻會(huì )改變狹窄裂片填充的形狀/尺寸;裂片剝離時(shí)會(huì )產(chǎn)生意料不到的碎屑或漂浮物。

  6、關(guān)注DRC

  自動(dòng)布線(xiàn)器的設置通常是針對設計功能,而設計規則檢查器(Design Rule Checker,DRC)一般是用來(lái)擷取制造商的設計約束;雖然設置過(guò)程同樣繁瑣,跟自動(dòng)布線(xiàn)器比起來(lái)要好得多。大多數設計團隊最終都會(huì )建立一整套設計規則,目的是標準化裸板制作成本、最大化良率,并讓組裝、檢查和測試盡可能一致。

  除了有益于設計,這些設計規則——透過(guò)將設計維持在預定義的制造限制之內——也同樣有助于在采購部門(mén)建立一致性;如果電路板制造的價(jià)格是一致的,通常采購就能減少需要維護的特定PCB制造協(xié)議數量。

  為了解決所有這些問(wèn)題,許多工具都內建了DRC——有些工具把它們叫做是“約束管理器 (constraint managers)”——當你在編輯時(shí),DRC會(huì )以互動(dòng)方式標記出設計違例;而一旦你針對選擇的制造商設置好DRC規則,就要準備好認真對待錯誤。

  DRC工具一般在設計上很保守,它們在報告可能的錯誤時(shí)也會(huì )犯錯,而必須由你來(lái)判定;要篩選幾百個(gè)“可能的”問(wèn)題會(huì )很繁瑣,但無(wú)論如何都得做。在這份問(wèn)題清單中可能隱藏著(zhù)你的第一次流片注定失敗的原因。除此之外,如果你的設計觸發(fā)大量的可能錯誤,代表你的走線(xiàn)方式需要改進(jìn)。

  擁有超過(guò)二十年豐富經(jīng)驗的Sunstone Circuits電路板設計工程師Dave Baker建議:“花點(diǎn)時(shí)間去了解并正確地設置布線(xiàn)工具提供的約束系統,并審閱所有層級的約束;約束工具可以是很強大且靈活的,但也會(huì )令人困惑和帶來(lái)危險。錯誤的約束很容易導致有缺陷或無(wú)法制造的電路板,約束設置中的錯誤很可能限制DRC或使其無(wú)法作用。”

  他舉例指出:“可能發(fā)生的情形是,每次DRC都通過(guò)了,但電路板仍然無(wú)法制造或沒(méi)有功能。我以前見(jiàn)過(guò)這種情形,本來(lái)設計團隊因為電路板通過(guò)了DRC檢查都很高興,結果首批產(chǎn)品一放上測試臺就冒煙;為了追蹤故障原因,團隊回到CAD工具的約束管理器;約束管理器沒(méi)有設計意識,它會(huì )讓你做任何事,無(wú)論事情多么糟糕。”

  舉例來(lái)說(shuō),Sunstone Circuits幾乎每天都會(huì )收到我們很容易打造出來(lái)的電路板設計報價(jià)要求,除非是在一些關(guān)鍵領(lǐng)域,其設計容差和間隙被大幅壓縮。這種情況使PCB代工廠(chǎng)(如Sunstone)不得不告知壞消息:因為容限超出我們的能力范圍,我們無(wú)法制作電路板;或是我們能夠制作電路板,但要加價(jià)而且有良率方面的風(fēng)限。那類(lèi)客戶(hù)如果在設計時(shí)就考慮到特定制造商的能力,就會(huì )從中受益。

  7、認識現有代工廠(chǎng)伙伴

  在討論過(guò)DRC設置之后,最后的這個(gè)PCB設計秘訣這個(gè)技巧幾乎—但并不完全—是多余的;除了能幫助你正確地設置DRC規則,對你的電路板設計即將被送往生產(chǎn)的廠(chǎng)家有所了解,能獲得一些額外的進(jìn)廠(chǎng)前協(xié)助。

  優(yōu)良的代工廠(chǎng)會(huì )提供某些下單前的協(xié)助與建議,包括如何處理你的設計以減少設計反復、減少在測試臺上除錯時(shí)遇到的問(wèn)題,還有提高電路板生產(chǎn)良率。美國卡內基美隆大學(xué)(Carnegie-MellonUniversity)的博士生Hugo在一篇部落文中針對了解制造商議題有以下評論:

  “每家制造商都有自己的規格,如最小走線(xiàn)寬度、間距、層數等等;在開(kāi)始設計之前,你應該考慮好自己的要求,然后找到一家能滿(mǎn)足你的制造商。你的需求還包括PCB材料等 級,從FR-1(紙-酚醛樹(shù)脂混合物)一直到FR-5(玻璃纖維和環(huán)氧樹(shù)脂);大多數PCB原型制造商使用FR-4,但FR-2也常用于大量消費性應用。材料種類(lèi)會(huì )影響電路板的強度、耐用性、吸濕性和阻燃性(FR)。”

  了解PCB工藝,以及你的制造商會(huì )采用哪種工藝和生產(chǎn)方法,有助于你做出更好的設計決策;去拜訪(fǎng)一下你中意的制造服務(wù)供應商,親自看看工藝,你可能會(huì )很驚訝。還有,在把設計圖送去生產(chǎn)之前,善用可制造性設計(DFM)工具。

  總結

  如果以上七個(gè)基本技巧你都掌握了,代表你已經(jīng)走在實(shí)現快速、可靠、專(zhuān)業(yè)質(zhì)量PCB的道路上。

  明智地使用CAD工具提供的所有設計工具,包括自動(dòng)布局和自動(dòng)布線(xiàn),但在自動(dòng)布線(xiàn)器設置時(shí)一定有要耐心和周密,這樣才能取得良好的自動(dòng)布線(xiàn)結果。不要依賴(lài)自動(dòng)布線(xiàn)器做布線(xiàn)以外的事情;如果有必要確保設計中的電流恰當,以手工調整走線(xiàn)尺寸。還有無(wú)論如何,一定要相信飛線(xiàn)。直到這些都完全做到了,你的電路設計才會(huì )成功。



關(guān)鍵詞: PCB PCB設計

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>