縮小阻抗差距，解決PCB傳輸線(xiàn)之SI反射問(wèn)題

SI問(wèn)題最常見(jiàn)的是反射，我們知道PCB傳輸線(xiàn)有“特征阻抗”屬性，當互連鏈路中不同部分的“特征阻抗”不匹配時(shí)，就會(huì )出現反射現象。SI反射問(wèn)題在信號波形上的表征就是：上沖/下沖/振鈴等。

1. SI問(wèn)題的成因

下圖所示是一個(gè)典型的高速信號互連鏈路，信號傳輸路徑包括：①發(fā)送端芯片（封裝與PCB過(guò)孔）②子卡PCB走線(xiàn)③子卡連接器④背板PCB走線(xiàn)⑤對側子卡連接器⑥對側子卡PCB走線(xiàn)⑦AC耦合電容⑧接收端芯片（封裝與PCB過(guò)孔）

圖1.典型高速信號互連鏈路

可以看出，實(shí)際電子產(chǎn)品的高速信號互連鏈路是比較復雜的，而且通常在不同部件連接點(diǎn)處是會(huì )產(chǎn)生阻抗失配的問(wèn)題、從而造成信號的發(fā)射。

高速互連鏈路常見(jiàn)的阻抗不連續點(diǎn)：　　

（1）芯片封裝：通常芯片封裝基板內的PCB走線(xiàn)線(xiàn)寬會(huì )比普通PCB板細很多，阻抗控制不容易；　

（2）PCB過(guò)孔：PCB過(guò)孔通常為容性效應，特征阻抗偏低，PCB設計最應該關(guān)注與優(yōu)化；　　

（3）連接器：連接器內銅互連鏈路的設計要同時(shí)受到機械可靠性與電氣性能的雙重影響，在兩者之間尋求平衡；　　

PCB走線(xiàn)反而一般情況下阻抗控制比其他互連部件更容易，重點(diǎn)關(guān)注層疊設計、板材選擇，但通常PCB加工板廠(chǎng)的阻抗控制公差為10%，要達到5~8%的阻抗公差控制往往需要花費更高的加工成本?！　?/p>

2. 傳輸線(xiàn)反射基礎理論　　

當驅動(dòng)器加信號到傳輸線(xiàn)時(shí)，信號的幅度依賴(lài)于驅動(dòng)器的電壓與電阻和傳輸線(xiàn)阻抗。驅動(dòng)器上的初始電壓通過(guò)自身電阻和傳輸線(xiàn)阻抗的分壓來(lái)控制?！　?/p>

下圖描繪了加在長(cháng)的傳輸線(xiàn)上的初始波形，初始的電壓Vi傳送到傳輸線(xiàn)上直到到達末端，Vi的幅度通過(guò)驅動(dòng)器電阻和傳輸線(xiàn)阻抗的分壓來(lái)決定：

圖2.信號波形在長(cháng)傳輸線(xiàn)的傳播

如果傳輸線(xiàn)的末端端接一個(gè)阻抗，而且這個(gè)阻抗與線(xiàn)的阻抗精確的匹配，那么幅度為Vi的信號將被端接到地，電壓Vi將仍保持在線(xiàn)上直到信號源轉換。在這種情況下Vi是dc穩態(tài)值。否則，如果傳輸線(xiàn)的末端的阻抗不是線(xiàn)的特征阻抗，信號的一部分端接到地，信號的其余部分將被反射到傳輸線(xiàn)回到源。反射回的信號的量通過(guò)反射系數決定，反射系數由確定的點(diǎn)的反射電壓和輸入電壓的比決定。這個(gè)點(diǎn)定義為傳輸線(xiàn)上阻抗不連續。阻抗不連續可以是不同特征阻抗的傳輸線(xiàn)的一部分，也可以是端接電阻或者是到芯片緩沖器上的輸入阻抗。

反射系數的計算：

其中Z0為傳輸線(xiàn)標準阻抗，Zt為傳輸線(xiàn)上某個(gè)不連續點(diǎn)的阻抗。

等式假設信號在特征阻抗為Z0的傳輸線(xiàn)上傳送遇到了不連續的阻抗Zt。注意如果Z0=Zt，反射系數為0，意味著(zhù)沒(méi)有反射。Z0= Zt這種情況就稱(chēng)為匹配的端接?！　?/p>

如下圖所示當輸入波形遇到端接Zt，信號的一部分Viρ被反射回源端并且加在輸入波形上，整個(gè)輸入信號波形幅度為Viρ+Vi。反射的部分可能從源產(chǎn)生另一個(gè)反射，反射和逆反射一直持續直到傳輸線(xiàn)穩定。

圖3.阻抗不匹配情況下的信號反射

當傳輸線(xiàn)完全匹配、短路、開(kāi)路時(shí)的反射系數如下圖所示：

圖4.(a)端接(b)短路(c)開(kāi)路 三種情況下的反射系數

在實(shí)際應用的互連鏈路中，理想的傳輸線(xiàn)是不存在的，也不可能存在完全匹配，因此信號的反射是必然存在的，設計的關(guān)鍵在于如何把互連鏈路中的各個(gè)部件阻抗差距盡量縮小，從而減小反射信號幅度、避免多級反射對信號質(zhì)量造成致命影響。