布線(xiàn)工程師如何充分掌控時(shí)鐘信號？

　　在數字電路設計中，時(shí)鐘信號是一種在高態(tài)與低態(tài)之間振蕩的信號，決定著(zhù)電路的性能。在應用中，邏輯可能在上升沿、下降沿觸發(fā)，或同時(shí)在上升沿和下降 沿觸發(fā)。由于溢出給定時(shí)鐘域的案例極多，故有必要插入緩沖器樹(shù)來(lái)充足地驅動(dòng)邏輯。時(shí)鐘樹(shù)通常帶有布線(xiàn)工程師必須滿(mǎn)足的延遲、歪曲率、最小功率及信號完整性 要求。

　　當電路從前工序設計人員轉移到后工序布線(xiàn)工程師時(shí)，可以認為時(shí)鐘概述與圖表是必須溝通的最關(guān)鍵信息。多年以來(lái)，由于溝通失誤，數以小時(shí)、天甚至是星期計的設計工作淪為白費，需要包括時(shí)鐘樹(shù)在內的全套重新合成。

　　在布線(xiàn)之前，采用極佳的時(shí)鐘來(lái)用于合成及時(shí)序約束。約束的時(shí)鐘定義可能出現在模塊的頂層焊盤(pán)或引腳;可能出現在宏的輸出，如鎖延遲環(huán)(DLL) 或鎖相環(huán)(PLL);或者作為產(chǎn)生的時(shí)鐘出現在除法寄存器上。這些時(shí)鐘定義可能是也可能不是布線(xiàn)工程師需要定義時(shí)鐘樹(shù)根以在不同工作模式之間獲得最優(yōu)延遲 及平衡歪曲率的領(lǐng)域。前工序及布線(xiàn)工程師之間圍繞這些信息的高級別信息溝通以及理解布線(xiàn)工程師怎樣運用這些信息，將大幅優(yōu)化物理設計流程的CTS過(guò)程。

　　有效CTS的設計技巧

　　下面的某些技巧在業(yè)界已經(jīng)使用多年，但基于過(guò)去幾年的經(jīng)驗，仍然值得重復運用。

　　為時(shí)鐘樹(shù)根使用中到大強度的驅動(dòng)器。這就使時(shí)鐘樹(shù)能有恰當的起點(diǎn)。但不要使用庫中最大的驅動(dòng)強度，如果信號完整性(SI)分析或片上變化(VOC)分析未出現問(wèn)題，能夠在隨后的設計中用到。

　　如果時(shí)鐘除法寄存器及其同步寄存器要在單獨測試模式中工作，確保它們被復用邏輯有針對性地驅動(dòng)。這就能夠在測試模式下在輸入端增加延遲，而不會(huì )影響此功能模式下所產(chǎn)生的時(shí)鐘驅動(dòng)的其他所有寄存器。

　　(divide-by)寄存器不會(huì )與任何下行寄存器平衡。綠色域的寄存器數量越少，越會(huì )使時(shí)鐘速度比紫色域中的時(shí)鐘速度快得多。

　　圖1 寄存器時(shí)鐘除法寄存器

　　圖2顯示了可能使每簇下行寄存器及除法寄存器能夠通過(guò)復用的一種輸入擁有極小時(shí)鐘及通過(guò)復用的另一路輸入擁有平衡時(shí)鐘的復用機制。

　　圖2 下行寄存器及除法寄存器復用機制

　　若有需要，則插入專(zhuān)用復位驅動(dòng)器。某些情況下將使用幾個(gè)寄存器來(lái)同步復位。那些寄存器可能并不需要由相同的寄存器來(lái)平衡。在圖3中，由于未采用集中策略，軟件將嘗試平衡門(mén)控邏輯后的藍色寄存器，而每個(gè)粉紅色寄存器包含在復位同步邏輯中。

　　圖3 平衡門(mén)控邏輯后的寄存器

　　如果它們在各自專(zhuān)用驅動(dòng)器中與其他寄存器分開(kāi)了的話(huà)，在布線(xiàn)過(guò)程中這種情況就很容易處理。圖4顯示了可以怎樣在設計交遞(hand-off)溝通過(guò)程中插入及輕易識別占位符(place-holder)或排除緩沖器，使布線(xiàn)工程師知道哪里可能會(huì )出現平衡問(wèn)題。

　　圖4 插入及輕易識別占位符或排除緩沖器

　　提供超出預期的時(shí)鐘圖表及大量時(shí)鐘簡(jiǎn)介。當前工序設計準備好提供網(wǎng)表進(jìn)行布線(xiàn)時(shí)，他們已經(jīng)非常熟悉設計及時(shí)鐘要求。某些情況下，初始CTS設計 會(huì )提示預布線(xiàn)時(shí)序約束中使用的理想值在實(shí)際物理設計中不能實(shí)現的情況。如果提供了精確的時(shí)鐘圖以及帶有時(shí)鐘原理相關(guān)信息的網(wǎng)表交遞，就能夠更快地弄清導致 此狀況的問(wèn)題。

　　總體圖或是代表設計中所有時(shí)鐘(含門(mén)控邏輯)的圖非常有用。這要么是采用畫(huà)圖軟件，要么是使用電路圖捕獲工具等使用軟件產(chǎn)生的圖，甚至還可以是手繪并存儲為PDF文檔或發(fā)送傳真給布線(xiàn)工程師的圖。此圖抵得上嘗試直接獲得時(shí)鐘格式的多次通話(huà)或電子郵件溝通過(guò)程中的千言萬(wàn)語(yǔ)。

　　由于圖表可能會(huì )很復雜繁瑣，就需要提供相應的簡(jiǎn)介文檔，包括產(chǎn)生的時(shí)鐘、任何時(shí)鐘門(mén)控或復用圖案的詳情以及歪曲率平衡和延遲要求等方面的闡釋。 每種工作模式都需要這些詳細信息，因為在插入時(shí)鐘樹(shù)期間必須應對每種模式。寄存器可能最后會(huì )提供用于功能模式的平衡，但如果我們不仔細的話(huà)，測試模式下可 能極不平衡。

　　如果時(shí)鐘使用DLL或其他宏或它通過(guò)門(mén)控邏輯，這些詳細信息就在所必需了。如果有需要的話(huà)，有可能通過(guò)那些類(lèi)型的宏來(lái)合成及平衡。對于門(mén)控邏輯 而言，如果存在一個(gè)引腳通過(guò)一種模式來(lái)連接、但同單元的其他引腳采用另一種模式來(lái)連接的情況，走線(xiàn)工具將把這種情況識別為“重匯聚時(shí)鐘”。雖然布線(xiàn)工具可 以解決這些問(wèn)題，但更好的解決辦法可能是迫使工具在時(shí)間插入期間查看這個(gè)引腳而非其他引腳。

　　業(yè)界軟件工具中的CTS

　　業(yè)界軟件遵循設計人員的規格及指引，以強大的工具推動(dòng)時(shí)鐘樹(shù)合成。源自前工序的跟時(shí)鐘樹(shù)根插入點(diǎn)、延遲、歪曲率及過(guò)渡目標相關(guān)的信息以及用于門(mén) 控邏輯、通過(guò)寄存器和跨域關(guān)系的詳細信息能夠直接移植到CTS工具中。然后布線(xiàn)工程師將自已判斷要使用的緩沖器類(lèi)型、優(yōu)化迭代及間距、屏幕和金屬層等布線(xiàn) 要求。

　　在插入時(shí)鐘樹(shù)之前，能夠使用走線(xiàn)來(lái)確保存在旨在用于平衡的端點(diǎn)。還能夠提示及評估門(mén)控邏輯、時(shí)鐘樹(shù)根排除的分支、IO端點(diǎn)以及重匯聚實(shí)例。

　　時(shí)鐘樹(shù)可能僅包含緩沖單元或是系列反相器。如今的大多數技術(shù)擁有特別的時(shí)鐘緩沖及時(shí)鐘反相單元，這些單元提供平衡的上升及下降時(shí)間，以幫助確保占空比不被損及。還可以整合其他要求，如時(shí)鐘樹(shù)中等級或各個(gè)時(shí)鐘單元的最大扇出。

　　結論

　　除了上文探討的所有因素，布線(xiàn)工程師很可能還會(huì )嘗試有時(shí)鐘門(mén)控意識的布局、時(shí)鐘布線(xiàn)指引及平面布局調整。CTS替代通常在極少調整歪曲率、延遲 及過(guò)渡目標的情況下運行。試錯法幫助提供極佳的協(xié)調。如果前工序理解CTS如何工作且在最開(kāi)始就溝通時(shí)鐘結構，那么布線(xiàn)工程師將能夠更加得心應手地接手任 務(wù)。日程中原本計劃用于CTS的時(shí)間就可以用于微調及改善“你的時(shí)鐘”，而非簡(jiǎn)單地嘗試將其插入到“我的布線(xiàn)”。