SoPC系統的綜合優(yōu)化設計策略

在SoPC設計中，系統往往比較復雜。為了提高設計性能(有時(shí)甚至只是為了達到設計要求)，對所設計的SOPC系統進(jìn)行綜合優(yōu)化是非常必要的。論文結合具體工程，以Altera公司的FPGA EP2S60為例，探討了SOPC系統設計的綜合優(yōu)化方法。

　　
1 綜合優(yōu)化設計的一般流程和方法

　　在FPGA處理器沒(méi)有選定前，可以進(jìn)行SOPC系統的開(kāi)發(fā)。根據編譯和優(yōu)化的效果指導處理器芯片的選型，選擇合適的處理器型號、速度等級和封裝。當硬件系統設計好后，就只能在已選擇好的處理器芯片上進(jìn)行優(yōu)化。一般的優(yōu)化方法有Verilog程序代碼優(yōu)化、編譯和布線(xiàn)優(yōu)化設置，在添加Nios II系統后也涉及對Nios II系統的優(yōu)化。在設計過(guò)程中應遵循模塊化設計思想，如果前面的優(yōu)化都不能達到滿(mǎn)意的效果，則需要使用邏輯鎖定技術(shù)和應用DSE算法進(jìn)行優(yōu)化。

　　
2 綜合優(yōu)化設計策略

　　2.1 Quartus II軟件優(yōu)化設置

　　在進(jìn)行綜合前，對軟件編譯和布線(xiàn)進(jìn)行優(yōu)化設置是優(yōu)化設計的一個(gè)重要步驟，不同設置對綜合布線(xiàn)的結果有較大影響。幾個(gè)比較重要的設置包括時(shí)間要求設置、編譯器設置，最重要的是布線(xiàn)器的設置，如圖1所示。

　　設計中設置對所有路徑進(jìn)行優(yōu)化，并設置布線(xiàn)器盡最大努力滿(mǎn)足設計的時(shí)序要求。在進(jìn)一步的布線(xiàn)器參數設置中，選擇全局時(shí)鐘有效，這樣雖然可能增加實(shí)際布線(xiàn)后延時(shí)，但是可以減少時(shí)鐘偏斜，為系統整體時(shí)序設計的穩定性提供保障，同時(shí)也可以增強網(wǎng)絡(luò )的驅動(dòng)能力。

　　另外，中心處理器EP2S60支持多種電平模式，而各個(gè)bank支持的模式不盡相同。在最初的硬件電路設計中已經(jīng)考慮到這一點(diǎn)，將外接PCI接口的引腳分配在器件的bank7和bank8上，這樣可以充分利用器件設計好的優(yōu)化路徑，達到比較好的設計性能。在引腳分配中，需要對引腳的特性進(jìn)行更詳細的設置，具體應根據實(shí)際系統引腳分配的功能要求選擇相應的電平標準，如PCI核接口選擇3.3 V PCI電平標準。

　　2.2 程序代碼的優(yōu)化設計

　　Verilog語(yǔ)言是一種類(lèi)C語(yǔ)言的硬件描述語(yǔ)言，在設計中首先要對所需實(shí)現的硬件電路結構和連接都十分清晰，然后再用適當的語(yǔ)言進(jìn)行描述。在具體實(shí)現上，應綜合考慮以下基本設計原則：

　?、倜娣e和速度的平衡互換原則。如設計時(shí)序余量大，可以通過(guò)功能模塊復用來(lái)減少消耗的芯片面積；如設計時(shí)序要求高，可采用“串并轉換”和“乒乓操作”以面積換速度。

　?、谟布瓌t。從硬件角度進(jìn)行程序開(kāi)發(fā)。

　?、?系統原則。以系統的眼光進(jìn)行模塊劃分和各模塊任務(wù)的分配。

　?、芡皆O計原則。同步設計易于提高設計的頻率和設計的穩定性，當前的優(yōu)化工具也多是針對同步時(shí)序的優(yōu)化。

　　硬件程序設計的另一個(gè)重要方面是狀態(tài)機的設計。課題中涉及4個(gè)狀態(tài)機的設計。遵循好的狀態(tài)機設計原則也是硬件程序開(kāi)發(fā)中不可忽視的一方面。

　　狀態(tài)機編碼方式的選擇：由于FPGA中提供較多的觸發(fā)器資源，FPGA設計中多采用熱鍵編碼方式，綜合器的綜合約束屬性界面下可以方便地改變狀態(tài)編碼方式。

　　初始化狀態(tài)和默認狀態(tài)：為避免上電不能正確進(jìn)入初始狀態(tài)，設計中初始狀態(tài)編碼為全零；同時(shí)為保證邏輯不會(huì )陷入死循環(huán)，設計語(yǔ)句中應注意完備化設計。

　　采用兩段式狀態(tài)機設計方法：將狀態(tài)轉移單獨寫(xiě)成一個(gè)模塊，將狀態(tài)的操作和判斷寫(xiě)到另一個(gè)模塊中，這樣可以將同步時(shí)序和組合邏輯分別放置于不同的邏輯塊，利于綜合器優(yōu)化代碼和布線(xiàn)器實(shí)現設計。

　　2.3 片上存儲器分配策略

　　在Stratix II系列的FPGA中包含3種不同類(lèi)型的內部存儲塊：M-RAM塊、M512 RAM塊和M4K RAM塊。設計中，應用不同的存儲塊設計不同的存儲器，可以達到較優(yōu)化的系統性能。

　　M-RAM完全支持雙端口模式，由512 Kb RAM加上校驗位組成，主要用于大數據包的緩存，如以太網(wǎng)幀、IP包等大到幾KB的數據包，以及視頻圖像幀的緩存和NiosII嵌人式軟核的存儲；M512 RAM塊由512位模塊加上校驗的RAM組成，主要用于接口速率適配的內部FIF0、移位寄存器和時(shí)鐘域隔離等；M4K塊由4 096×1位到128×36位的4 Kb模塊加校驗組成，主要用于小型數據塊存儲和多通道I／O協(xié)議中，另外M4K RAM也完全支持雙端口模式。

　　設計中采用的中心處理器FPGA芯片EP2S60包含豐富的存儲器邏輯資源，和上一代Stratix系列相比，運行速度提高了50％，邏輯容量增加了1倍，具有達180 Kb的等效邏輯元件和9 Mb的RAM，大大增加了集成度，為高度集成的應用提供了實(shí)現基礎，而成本比上一代還要低。設計采用的EP2S60器件邏輯資源如表1所列。

根據器件內3種存儲器的各自特點(diǎn)，結合片內的邏輯資源分布，在片內設計了5個(gè)同步 FIFO，其中4個(gè)長(cháng)度32位、存儲深度256字的FIFO作為64位PCI傳輸的緩存，另一個(gè)長(cháng)度32位，存儲深度設計為2 048字。M512存儲塊主要用于內部FIFO的設計，在配置片內FIFO時(shí)選擇M512存儲塊類(lèi)型。1個(gè)32位長(cháng)、存儲深度256字的FIFO占用的邏輯資源為30個(gè)LUT單元、15個(gè)M512存儲塊、134個(gè)REG單元。4個(gè)這樣的FIFO占用60個(gè)M512存儲塊、120個(gè)LUT單元。536個(gè) REG單元。而1個(gè)32位長(cháng)、2 048字存儲深度的FIFO占用的邏輯資源為114個(gè)M512存儲塊、63個(gè)LUT單元、128個(gè)REG單元。這樣，系統設計中的FIFO總共占用174 個(gè)M512存儲塊，相比表1中EP2S60器件329個(gè)M512存儲塊，占用率為52.9％，完全可以在片內設計實(shí)現。

　　類(lèi)似計算機系統，軟CPU Nios II系統也需要配置片上的ROM和片上RAM，如圖2所示。片上ROM設計存儲器類(lèi)型為M4K，數據寬度32位，深度為32 KB，讀延遲1。片上RAM存儲器類(lèi)型同樣為M4K，數據寬度32位，深度設計為16 KB，讀延遲1。

　　片上ROM主要用于上電后程序從外部存儲器加載完成后的程序存儲，是IDE主程序開(kāi)始執行的地方。在Nios II自動(dòng)分配的地址中，一般起始地址為0x00000000，目的地址為設計ROM容量的大小。片上RAM主要作為程序運行的緩存和程序異常時(shí)的暫存，相當于計算機中的內存。在IDE編程設置中，要對片上ROM和片上RAM的使用進(jìn)行具體的設置，如圖3所示。

　　對程序存儲器和只讀數據存儲器，設置為使用片上ROM。對讀寫(xiě)數據存儲器、堆存儲器和堆棧存儲器，設置使用片上RAM存儲器。這樣，可以作到有效的存儲器配置。

　　2.4 針對NiOS II系統的優(yōu)化

　　SoPC 系統在沒(méi)有添加Nios II系統時(shí)，較容易實(shí)現比較高的頻率，在加入Nios II系統后，系統設計頻率有較明顯的下降。因此在帶Nios II的系統中，對Nios II的優(yōu)化設計是制約整個(gè)SOPC系統時(shí)序的一個(gè)瓶頸。

　　另一方面，在Nios II系統中，多是應用已經(jīng)設計好的軟核CPU和外接器件IP核，在設計時(shí)已經(jīng)進(jìn)行過(guò)優(yōu)化并且已經(jīng)封裝集成，進(jìn)一步優(yōu)化的難度很大，因此優(yōu)化主要放在自行開(kāi)發(fā)設計的IP核和軟件的參數配置以及設計NiosII系統時(shí)應當遵循的一些原則上。在Nios II IDE編程環(huán)境中，如圖4所示，選擇最大優(yōu)化，在編譯器參數設置中選擇小的C編譯庫和減少設備驅動(dòng)，這樣經(jīng)優(yōu)化后可以縮減硬件代碼，減少器件資源占用。

　　參考文獻[7]中探討了Nios II系統的優(yōu)化途徑。文中歸納系統優(yōu)化有如下方法：

　?、龠\算應采用定點(diǎn)運算。經(jīng)過(guò)測試，浮點(diǎn)加法和乘法運算消耗的時(shí)間為定點(diǎn)運算的5～6 倍，如果需要浮點(diǎn)運算，也應該采用自定義指令的方式來(lái)實(shí)現。

　?、诓捎肅語(yǔ)言和匯編語(yǔ)言混合編程。對計算量大的多次調用的程序模塊采用匯編語(yǔ)言，對主干流程語(yǔ)言采用C語(yǔ)言，這樣可以照顧到程序的可讀性，效率也較高，同時(shí)縮減程序占用資源量。

　?、凼褂糜脩?hù)自定義指令。將一些復雜的算法由軟件轉而交由硬件來(lái)實(shí)現，可以獲得較高的效率提升。

　?、苁褂糜布铀偬岣哕浖阅?。通過(guò)添加外部協(xié)處理器來(lái)加速數據功能。

　?、?多處理器系統。使用兩個(gè)或多個(gè)處理器來(lái)提高系統的數據處理能力。

　　通過(guò)上面分析，進(jìn)行系統優(yōu)化似乎是一個(gè)矛盾的過(guò)程：有時(shí)需要優(yōu)化以縮減代碼量并減少資源占用，有時(shí)又通過(guò)增加邏輯和添加處理模塊來(lái)提升數據處理能力。實(shí)際上，評價(jià)一個(gè)系統設計的好壞，除了需要實(shí)現基本的功能外，還要看使用邏輯資源和性能的綜合比較，以更好地利用處理器，達到最好的性能。

　　
3 實(shí)驗結論

　　在系統設計中，應用文中分析的綜合優(yōu)化設計方法，系統最高頻率有了較大提升，從最初的88.24 MHz，優(yōu)化至目前的111.73 MHz。由于在Quartus II編譯器參數沒(méi)置中，要求最高時(shí)鐘設置為132 MHz，因此優(yōu)化后最高時(shí)鐘報告以紅色顯示，表示沒(méi)有達到預先設置的132 MHz時(shí)鐘要求。相比于優(yōu)化前，系統最高頻率提高了26.62％，可見(jiàn)采取的綜合優(yōu)化設計措施比較有效。對于EP2S60器件，在沒(méi)有添加Nios II系統時(shí)，可以較容易達到200～300 MHz的最高時(shí)鐘頻率，加入Nios II經(jīng)過(guò)優(yōu)化處理，最高時(shí)鐘頻率目前只實(shí)現111.73 MHz，應該還有進(jìn)一步優(yōu)化空間?？梢钥紤]對關(guān)鍵路徑進(jìn)行手工連線(xiàn)，采用DSE算法和邏輯鎖定技術(shù)進(jìn)行進(jìn)一步的優(yōu)化，從而提高系統最高頻率。