32位定浮點(diǎn)數正余弦函數FPGA實(shí)現方法

本文首先介紹了查表算法和Cordic算法原理,在這兩種算法基礎上,用Verilog HDL語(yǔ)言對32位定點(diǎn)數的正余弦函數進(jìn)行了編程設計,結合仿真綜合結果,對這兩種方法從運算精度,運算速度和占用硬件資源幾方面進(jìn)行了分析.進(jìn)而采用不經(jīng)過(guò)浮點(diǎn)定點(diǎn)轉換,直接在Cordic算法改進(jìn)的基礎上實(shí)現32位浮點(diǎn)數的正余弦函數FPGA設計.最后,對這三種實(shí)現方法進(jìn)行了綜合評價(jià).

32位定浮點(diǎn)數正余弦函數FPGA實(shí)現方法.pdf