I2C 總線(xiàn)接口邏輯分析
加入技術(shù)交流群
I2C總線(xiàn)|0">I2C總線(xiàn)是具備多CPU系統所需的包括仲裁和高低速設備同步等功能的高性能串行總線(xiàn)。它以?xún)筛B線(xiàn)實(shí)現完善的全雙工數據傳送，是各種總線(xiàn)中使用信號線(xiàn)根數最少，并具有自動(dòng)尋址、多主機時(shí)鐘同步和仲裁等功能的總線(xiàn)。
目前世界上采用的I2C總線(xiàn)有兩種規范，它們分別是由荷蘭飛利浦公司和日本索尼公司提出的?，F在廣泛采用的是飛利浦公司的I2C總線(xiàn)技術(shù)規范，它已成為被電子行業(yè)認可的總線(xiàn)標準。
由于I2C總線(xiàn)具有標準的規范及眾多帶I2C接口的外圍器件，使得使用I2C總線(xiàn)設計計算機系統變得十分方便、靈活，體積也小，因此在各類(lèi)實(shí)際應用中得到廣泛使用。
2 I2C總線(xiàn)的基本原理
2.1 I2C總線(xiàn)基本結構
I2C總線(xiàn)系統結構靈活，易于模塊化、標準化設計。I2C總線(xiàn)只有兩根信號線(xiàn)，一根是數據線(xiàn)SDA，另一根是時(shí)鐘線(xiàn)SCL。所有進(jìn)入I2C總線(xiàn)系統中的器件都帶有I2C總線(xiàn)接口，符合I2C總線(xiàn)電氣規范的特性；而且采用純軟件尋址方法，無(wú)需器件片選線(xiàn)的連接。CPU不僅能通過(guò)指令將某個(gè)功能器件掛靠或摘離總線(xiàn)，還可對其工作狀況進(jìn)行檢測，從而實(shí)現對硬件系統即簡(jiǎn)單又靈活的擴展與控制。各器件供電可不同，但需共地。另外，SDA、SCL需分別接上拉電阻。
SDA、SCL都是雙向的，輸出電路用于向總線(xiàn)上發(fā)送數據，輸入電路用于接收總線(xiàn)上的數據。當總線(xiàn)空閑時(shí)，兩根線(xiàn)都是高電平。連接總線(xiàn)的器件的輸出端電路必須是集電極開(kāi)路輸出或開(kāi)漏輸出，以具有線(xiàn)“與”功能。I2C總線(xiàn)的數據傳送速率在標準模式下可達100kbit／s，快速模式下可達400kbit／s，高速模式下則可達3.4Mbit／s。
I2C總線(xiàn)接口電路結構如圖1所示。
I2C總線(xiàn)數據傳輸時(shí)必須遵循規定的數據傳送格式，如圖2所示為一次完整的數據傳送格式。啟動(dòng)信號表明一次傳送的開(kāi)始，其后為尋址字節，該尋址字節由高7位地址和最低1位方向位組成：方向位為“0”表明寫(xiě)操作，“1”表明讀操作；在尋址字節后是由方向位指定讀、寫(xiě)操作的數據字節與應答位；在數據傳送完成后為停止信號。在“啟動(dòng)”與“停止”之間傳送的數據字節數從理論上來(lái)說(shuō)沒(méi)有限制，但每個(gè)字節必須為8位，而且每個(gè)傳送的字節后面必須跟一個(gè)應答位。
當SCL為高電平時(shí)，SDA由高電平跳變?yōu)榈碗娖?，定義為啟動(dòng)信號；當SCL為低電平時(shí)，SDA由低電平跳變?yōu)楦唠娖?，定義為停止信號。
在SCL為高電平時(shí)，SDA上數據需保持穩定方被認為有效；只有在SCL為低電平時(shí)，才允許SDA電平狀態(tài)變化。
2.3時(shí)鐘信號的同步
在I2C總線(xiàn)上傳送信息時(shí)的時(shí)鐘同步信號是由掛接在SCL線(xiàn)上的所有器件的邏輯“與”完成的。SCL線(xiàn)上由高電平到低電平的跳變將影響到這些器件，一旦某個(gè)器件的時(shí)鐘信號下跳為低電平，將使SCL線(xiàn)一直保持低電平，使SCL線(xiàn)上的所有器件開(kāi)始低電平期。此時(shí)，低電平周期短的器件的時(shí)鐘由低至高的跳變并不能影響SCL線(xiàn)的狀態(tài)，于是這些器件將進(jìn)入高電平等待的狀態(tài)。當所有器件的時(shí)鐘信號都上跳為高電平時(shí)，低電平期結束，SCL線(xiàn)被釋放返回高電平，即所有的器件都同時(shí)開(kāi)始它們的高電平期。其后，第一個(gè)結束高電平期的器件又將SCL線(xiàn)拉成低電平。這樣就在SCL線(xiàn)上產(chǎn)生一個(gè)同步時(shí)鐘?？梢?jiàn)，時(shí)鐘低電平時(shí)間由時(shí)鐘低電平期最長(cháng)的器件確定，而時(shí)鐘高電平時(shí)間由時(shí)鐘高電平期最短的器件確定。
總線(xiàn)上可能掛接有多個(gè)器件，有時(shí)會(huì )發(fā)生兩個(gè)或多個(gè)主器件同時(shí)想占用總線(xiàn)的情況，這種情況叫做總線(xiàn)競爭。I2C總線(xiàn)具有多主控能力，可以對發(fā)生在SDA線(xiàn)上的總線(xiàn)競爭進(jìn)行仲裁，其仲裁原則是這樣的：當多個(gè)主器件同時(shí)想占用總線(xiàn)時(shí)，如果某個(gè)主器件發(fā)送高電平，而另一個(gè)主器件發(fā)送低電平，則發(fā)送電平與此時(shí)SDA總線(xiàn)電平不符的那個(gè)器件將自動(dòng)關(guān)閉其輸出級?？偩€(xiàn)競爭的仲裁是在兩個(gè)層次上進(jìn)行的。首先是地址位的比較，如果主器件尋址同一個(gè)從器件，則進(jìn)入數據位的比較，從而確保了競爭仲裁的可靠性。由于是利用I2C總線(xiàn)上的信息進(jìn)行仲裁，因此不會(huì )造成信息的丟失。
3.1 I2C總線(xiàn)接口電路的結構
I2C總線(xiàn)接口邏輯框圖如圖5所示。
啟動(dòng)、停止檢測電路應用兩個(gè)D觸發(fā)器來(lái)分別響應SDA在SCL為高電平時(shí)的電平跳變。
移位寄存器電路由9個(gè)D觸發(fā)器串聯(lián)成9級移位寄存器，包括8位字節和1位應答位，實(shí)現SDA上數據的串并行轉換。寄存器復位值為“111111110”，接收8位字節后為“0D7D6D5D4D3D2D1D0”，即應答位為“0”，在第9個(gè)時(shí)鐘時(shí)輸出低電平作為應答信號。
可編程地址發(fā)生器電路生成器件地址，7位器件地址由器件編號地址(高4位)和引腳地址(低3位)組成。通過(guò)改變器件引腳的連接方式，就可改變器件地址，因此使應用方便靈活。
地址比較器電路由門(mén)電路組成布爾代數式邏輯，對尋址字節進(jìn)行判斷。若地址正確則將RS觸發(fā)器置“1”，使能譯碼器輸出。
3.2 I2C總線(xiàn)接口工作流程
I2C總線(xiàn)接口工作流程如圖6所示。
3.3 Verilog仿真程序
4 結束語(yǔ)
目前采用I2C技術(shù)的單片機以及外圍器件已廣泛應用于家用電器、通訊設備及各類(lèi)電子產(chǎn)品中，而且應用范圍將會(huì )越來(lái)越廣。
本文簡(jiǎn)單介紹了I2C總線(xiàn)接口電路，希望對相關(guān)從業(yè)人員有所幫助。
評論