I2C總線(xiàn)概述及時(shí)序總結

一.概述：

I2C 是Inter-Integrated Circuit的縮寫(xiě)，發(fā)音為eye-squared cee or eye-two-cee , 它是一種兩線(xiàn)接口。

I2C 只是用兩條雙向的線(xiàn)，一條 Serial Data Line (SDA) ，另一條Serial Clock (SCL)。

SCL：上升沿將數據輸入到每個(gè)EEPROM器件中;下降沿驅動(dòng)EEPROM器件輸出數據。(邊沿觸發(fā))

SDA：雙向數據線(xiàn)，為OD門(mén)，與其它任意數量的OD與OC門(mén)成線(xiàn)與關(guān)系。

二.輸出級

每一個(gè)I2C總線(xiàn)器件內部的SDA、SCL引腳電路結構都是一樣的，引腳的輸出驅動(dòng)與輸入緩沖連在一起。其中輸出為漏極開(kāi)路的場(chǎng)效應管，輸入緩沖為一只高輸入阻抗的同相器，這種電路具有兩個(gè)特點(diǎn)：

1)由于SDA、SCL為漏極開(kāi)路結構(OD)，因此它們必須接有上拉電阻,阻值的大小常為 1k8, 4k7 and 10k ，但1k8 時(shí)性能最好;當總線(xiàn)空閑時(shí)，兩根線(xiàn)均為高電平。連到總線(xiàn)上的任一器件輸出的低電平，都將使總線(xiàn)的信號變低，即各器件的SDA及SCL都是線(xiàn)與關(guān)系。

2)引腳在輸出信號的同時(shí)還將引腳上的電平進(jìn)行檢測，檢測是否與剛才輸出一致，為時(shí)鐘同步和總線(xiàn)仲裁提供了硬件基礎。

三. 主設備與從設備

系統中的所有外圍器件都具有一個(gè)7位的從器件專(zhuān)用地址碼，其中高4位為器件類(lèi)型，由生產(chǎn)廠(chǎng)家制定，低3位為器件引腳定義地址，由使用者定義。主控器件通過(guò)地址碼建立多機通信的機制，因此I2C總線(xiàn)省去了外圍器件的片選線(xiàn)，這樣無(wú)論總線(xiàn)上掛接多少個(gè)器件，其系統仍然為簡(jiǎn)約的二線(xiàn)結構。終端掛載在總線(xiàn)上，有主端和從端之分，主端必須是帶有CPU的邏輯模塊，在同一總線(xiàn)上同一時(shí)刻使能有一個(gè)主端，可以有多個(gè)從端，從端的數量受地址空間和總線(xiàn)的最大電容 400pF的限制。

● 主端主要用來(lái)驅動(dòng)SCL line;

● 從設備對主設備產(chǎn)生響應;

二者都可以傳輸數據，但是從設備不能發(fā)起傳輸，且傳輸是受到主設備控制的。

四.速率：

● 普通模式：100kHz;

● 快速模式：400kHz;

● 高速模式：3.4MHz;

沒(méi)有任何必要使用高速SCL，將SCL保持在100k或以下，然后忘了它吧。

五.時(shí)序：

1、協(xié)議

(1)空閑狀態(tài)

I2C總線(xiàn)的SDA和SCL兩條信號線(xiàn)同時(shí)處于高電平時(shí)，規定為總線(xiàn)的空閑狀態(tài)。此時(shí)各個(gè)器件的輸出級場(chǎng)效應管均處在截止狀態(tài)，即釋放總線(xiàn)，由兩條信號線(xiàn)各自的上拉電阻把電平拉高。

(2)起始位與停止位的定義：

起始信號：當SCL為高期間，SDA由高到低的跳變;啟動(dòng)信號是一種電平跳變時(shí)序信號，而不是一個(gè)電平信號。

停止信號：當SCL為高期間，SDA由低到高的跳變;停止信號也是一種電平跳變時(shí)序信號，而不是一個(gè)電平信號。

(3)ACK

發(fā)送器每發(fā)送一個(gè)字節，就在時(shí)鐘脈沖9期間釋放數據線(xiàn)，由接收器反饋一個(gè)應答信號。 應答信號為低電平時(shí)，規定為有效應答位(ACK簡(jiǎn)稱(chēng)應答位)，表示接收器已經(jīng)成功地接收了該字節;應答信號為高電平時(shí)，規定為非應答位(NACK)，一般表示接收器接收該字節沒(méi)有成功。 對于反饋有效應答位ACK的要求是，接收器在第9個(gè)時(shí)鐘脈沖之前的低電平期間將SDA線(xiàn)拉低，并且確保在該時(shí)鐘的高電平期間為穩定的低電平。 如果接收器是主控器，則在它收到最后一個(gè)字節后，發(fā)送一個(gè)NACK信號，以通知被控發(fā)送器結束數據發(fā)送，并釋放SDA線(xiàn)，以便主控接收器發(fā)送一個(gè)停止信號P。

如下圖邏輯分析儀的采樣結果：釋放總線(xiàn)后，如果沒(méi)有應答信號，sda應該一直持續為高電平，但是如圖中藍色虛線(xiàn)部分所示，它被拉低為低電平，證明收到了應答信號。

這里面給我們的兩個(gè)信息是：1)接收器在SCL的上升沿到來(lái)之前的低電平期間拉低SDA;2)應答信號一直保持到SCL的下降沿結束;正如前文紅色標識所指出的那樣。

(4)數據的有效性：

I2C總線(xiàn)進(jìn)行數據傳送時(shí)，時(shí)鐘信號為高電平期間，數據線(xiàn)上的數據必須保持穩定，只有在時(shí)鐘線(xiàn)上的信號為低電平期間，數據線(xiàn)上的高電平或低電平狀態(tài)才允許變化。

我的理解：雖然只要求在高電平期間保持穩定，但是要有一個(gè)提前量，也就是數據在SCL的上升沿到來(lái)之前就需準備好，因為在前面I2C總線(xiàn)之(一)---概述一文中已經(jīng)指出，數據是在SCL的上升沿打入到器件(EEPROM)中的。

(5)數據的傳送：

在I2C總線(xiàn)上傳送的每一位數據都有一個(gè)時(shí)鐘脈沖相對應(或同步控制)，即在SCL串行時(shí)鐘的配合下，在SDA上逐位地串行傳送每一位數據。數據位的傳輸是邊沿觸發(fā)。

2、工作過(guò)程

總線(xiàn)上的所有通信都是由主控器引發(fā)的。在一次通信中，主控器與被控器總是在扮演著(zhù)兩種不同的角色。

(1)主設備向從設備發(fā)送數據

主設備發(fā)送起始位，這會(huì )通知總線(xiàn)上的所有設備傳輸開(kāi)始了，接下來(lái)主機發(fā)送設備地址，與這一地址匹配的slave將繼續這一傳輸過(guò)程，而其它slave將會(huì )忽略接下來(lái)的傳輸并等待下一次傳輸的開(kāi)始。主設備尋址到從設備后，發(fā)送它所要讀取或寫(xiě)入的從設備的內部寄存器地址; 之后，發(fā)送數據。數據發(fā)送完畢后，發(fā)送停止位：

寫(xiě)入過(guò)程如下：

發(fā)送起始位

● 發(fā)送從設備的地址和讀/寫(xiě)選擇位;釋放總線(xiàn)，等到EEPROM拉低總線(xiàn)進(jìn)行應答;如果EEPROM接收成功，則進(jìn)行應答;若沒(méi)有握手成功或者發(fā)送的數據錯誤時(shí)EEPROM不產(chǎn)生應答，此時(shí)要求重發(fā)或者終止。

● 發(fā)送想要寫(xiě)入的內部寄存器地址;EEPROM對其發(fā)出應答;

● 發(fā)送數據

● 發(fā)送停止位.

● EEPROM收到停止信號后，進(jìn)入到一個(gè)內部的寫(xiě)入周期，大概需要10ms，此間任何操作都不會(huì )被EEPROM響應;(因此以這種方式的兩次寫(xiě)入之間要插入一個(gè)延時(shí)，否則會(huì )導致失敗，博主曾在這里小坑了一下)

詳細：

需要說(shuō)明的是：①主控器通過(guò)發(fā)送地址碼與對應的被控器建立了通信關(guān)系，而掛接在總線(xiàn)上的其它被控器雖然同時(shí)也收到了地址碼，但因為與其自身的地址不相符合，因此提前退出與主控器的通信;

(2)主控器讀取數據的過(guò)程：

讀的過(guò)程比較復雜，在從slave讀出數據前，你必須先要告訴它哪個(gè)內部寄存器是你想要讀取的，因此必須先對其進(jìn)行寫(xiě)入(dummy write)：

● 發(fā)送起始位;

● 發(fā)送slave地址+write bit set;

● 發(fā)送內部寄存器地址;

● 重新發(fā)送起始位，即restart;

● 重新發(fā)送slave地址+read bit set;

● 讀取數據

主機接收器在接收到最后一個(gè)字節后，也不會(huì )發(fā)出ACK信號。于是，從機發(fā)送器釋放SDA線(xiàn)，以允許主機發(fā)出P信號結束傳輸。

● 發(fā)送停止位

詳細：