新一代SAR ADC解決精密數據采集信號鏈設計的難點(diǎn)

　　簡(jiǎn)介

　　許多應用都要求采用精密數據采集信號鏈以數字化模擬數據， 從而實(shí)現數據的精確采集和處理。精密系統設計師面臨越來(lái)越 大的壓力，需要找到創(chuàng )新的辦法，提高性能、降低功耗，同時(shí) 還要在小型PCB電路板上容納更高的電路密度。本文旨在討論精 密數據采集信號鏈設計中遇到的常見(jiàn)難點(diǎn)，探討如何運用新一 代16位/18位、2 MSPS、精密逐次逼近寄存器(SAR) ADC解決這些難 點(diǎn)。AD4000/AD4003(16位/18位)ADC基于A(yíng)DI的高級技術(shù)設計而 成，集成了多種簡(jiǎn)單易用的特性，具有多種系統級優(yōu)勢，有助 于降低信號鏈功耗，降低信號鏈復雜性，提高通道密度，同時(shí) 還能提高性能水平。本文將重點(diǎn)討論數據采集子系統性能和設 計挑戰，說(shuō)明該ADC系列如何在多個(gè)終端市場(chǎng)形成應用級影響。

　　常見(jiàn)的信號鏈設計難點(diǎn)

　　圖1顯示了在構建精密數據采集系統時(shí)使用的典型信號鏈。要求 精密數據采集系統的應用(如自動(dòng)化測試設備、機械自動(dòng)化、工 業(yè)和醫療儀器儀表)呈現出通常被認為在技術(shù)上相沖突的共同趨 勢。例如，系統設計師被迫在性能上妥協(xié)，以維持緊張的系統功 率預算，或者在電路板上保留較小的面積以實(shí)現高通道密度。這 些精密數據采集信號鏈的系統設計師在多個(gè)方面面臨著(zhù)共同的挑 戰：驅動(dòng)SAR ADC輸入;保護ADC輸入以使其免受過(guò)壓事件影響; 用單電源降低系統功耗;用低功耗微控制器和/或數字隔離器實(shí)現 更高的系統吞吐量等。

　　圖1. 典型的精密數據采集信號鏈

　　受開(kāi)關(guān)電容輸入結構影響，高分辨率精密SAR ADC的驅動(dòng)一直是個(gè) 棘手的問(wèn)題。系統設計師需要密切關(guān)注ADC驅動(dòng)器數據手冊，了解 噪聲、失真、輸入/輸出電壓上裕量/下裕量、帶寬和建立時(shí)間等技 術(shù)規格。一般地，采用的高速ADC驅動(dòng)器需要具備寬帶寬、低噪聲 和高功率等特征，以便在可用采集時(shí)間內建立SAR ADC輸入的開(kāi)關(guān) 電容反沖。這項要求會(huì )大幅減少用于驅動(dòng)ADC的可用放大器選擇， 不得不在性能/功率/面積方面進(jìn)行大幅妥協(xié)。另外，選擇一款合適的RC濾波器置于驅動(dòng)器與ADC輸入之間，這項要求又對放大器選擇 和性能構成了進(jìn)一步的限制。ADC驅動(dòng)器輸出與SAR ADC輸入之間需 要用RC濾波器來(lái)限制寬帶噪聲，減少電荷反沖的影響。一般情況 下，系統設計師需要花費大量時(shí)間去評估信號鏈，確保所選ADC驅 動(dòng)器和RC濾波器能切實(shí)驅動(dòng)ADC，以實(shí)現所需性能。

　　在功耗敏感型應用(如電池供電儀器儀表)中，通常需要用低壓 單電源來(lái)運行系統。這雖然最大限度地降低了電路的功耗，但卻 給放大器前端帶來(lái)了上裕量和下裕量問(wèn)題。這意味著(zhù)，可能無(wú)法 使用ADC輸入的全部范圍，因為驅動(dòng)放大器無(wú)法一直驅動(dòng)到地， 也無(wú)法一直驅動(dòng)到ADC輸入范圍的上限，結果會(huì )降低整個(gè)系統的 性能。這種情況可以通過(guò)提高電源電壓來(lái)彌補，但其代價(jià)是會(huì )增 加功耗，或者造成系統的動(dòng)態(tài)范圍性能下降。

　　多數ADC模擬輸入(IN+和IN?)除ESD保護二極管以外沒(méi)有過(guò)壓保 護電路。在放大器電軌大于VREF且小于地的應用中，輸出有可能 超過(guò)器件的輸入電壓范圍。在過(guò)壓事件中，兩個(gè)連接REF的模擬 輸入(IN+或IN?)引腳之間的ESD保護二極管正向偏置連接REF的輸 入引腳并使其短路，有可能使基準電壓源過(guò)載，導致器件損毀， 或者干擾在多個(gè)ADC之間共用的基準電壓源。結果就需要為ADC輸 入添加肖特基二極管一類(lèi)的保護電路，避免過(guò)壓條件損害ADC。不 幸的是，肖特基二極管可能會(huì )因漏電流而增加失真及其他誤差。

　　精密應用在連接ADC的處理器方面有著(zhù)不同的需求。出于安全考 慮，有些應用需要使用電氣隔離機制，并在A(yíng)DC與處理器之間使 用數字隔離器來(lái)實(shí)現這個(gè)目的。這種處理器選擇和隔離需求對用 于連接ADC的數字接口的效率形成了限制。一般地，低端處理器/ FPGA或低功耗微控制器都擁有較低的串行時(shí)鐘速率。這可能導致 ADC的吞吐量低于預期，因為在輸出轉換結果之前存在較長(cháng)的ADC 轉換延時(shí)。數字隔離器也可能限制在隔離柵上可以實(shí)現的最大串 行時(shí)鐘速率，因為隔離器中的傳播延遲會(huì )限制ADC吞吐量。在這些 情況下，最好使用既可實(shí)現更高吞吐速率，又無(wú)需大幅增加串行 時(shí)鐘速率的ADC。

　　AD4000/AD4003精密SAR ADC系列可以解決常見(jiàn)設計挑戰

　　AD4000/AD4003系列是基于SAR架構的快速、低功耗、單電源、16 位/18位精密ADC。

　　AD4000/AD4003精密ADC系列將高性能與簡(jiǎn)單易用的特性獨特地結 合在一起，可以降低系統復雜性，簡(jiǎn)化信號鏈BOM，并大幅縮短 上市時(shí)間(見(jiàn)圖2)。借助該系列，設計師可以解決精密數據采 集系統的系統級技術(shù)挑戰，并且無(wú)需做出重大折衷。例如，留給 用戶(hù)更長(cháng)的采集時(shí)間、高輸入阻抗(Z)模式和跨度壓縮模式等特性 在A(yíng)D4000/AD4003 ADC系列中的結合可以減少與ADC驅動(dòng)器級設計 相關(guān)的挑戰，增加ADC驅動(dòng)器選擇的靈活性。這樣就可以降低系統 總功耗，提高密度，縮短客戶(hù)設計周期。通過(guò)SPI接口寫(xiě)入配置寄 存器，可以使能/禁用多數簡(jiǎn)單易用的特性。注意，AD4000/AD4003 ADC系列與10引腳AD798x/AD769x ADC系列引腳兼容。

　　圖2. AD4000/AD4003 ADC的主要優(yōu)勢

　　AD4000/AD4003 ADC簡(jiǎn)單易用的特性

　　長(cháng)采集階段

　　AD4000/AD4003 ADC擁有更短的轉換時(shí)間290 ns，ADC會(huì )在當前轉換 過(guò)程結束前100 ns返回采集階段。SAR ADC周期時(shí)間由轉換階段和采 集階段構成。在轉換階段，ADC電容DAC與ADC輸入斷開(kāi)，以執行 SAR轉換。輸入在采集階段重新連接，ADC驅動(dòng)器必須在下一個(gè)轉 換階段開(kāi)始之前將輸入建立至正確的電壓。較長(cháng)的采集階段可以 降低對驅動(dòng)放大器的建立要求，并且允許較低的RC濾波器截止頻 率，這意味著(zhù)可以使用噪聲較高且/或功率/帶寬較低的放大器。 可以在RC濾波器中使用較大的R值和較小的對應C值，減少放大器 穩定性問(wèn)題，同時(shí)也不會(huì )大幅影響失真性能。較大的R值有助于在 過(guò)壓條件下保護ADC輸入;同時(shí)還能降低放大器中的動(dòng)態(tài)功耗。

　　高輸入阻抗模式

　　為了達到高分辨率精密SAR ADC數據手冊中列示的最佳性能，系統 設計師通常不得不使用專(zhuān)用的高功率、高速放大器來(lái)驅動(dòng)其精密 應用中的傳統型開(kāi)關(guān)電容SAR ADC輸入。這是在精密數據采集信 號鏈設計中經(jīng)常遇到的難點(diǎn)之一。高Z模式的優(yōu)勢在于，能在慢 速(<10 kHz)或直流類(lèi)信號條件下支持低輸入電流，并且可在高達 100 kHz的輸入頻率范圍內實(shí)現更高的失真(THD)性能。

　　AD4000/AD4003 ADC集成了一個(gè)高Z模式，在采集開(kāi)始時(shí)，可以在 電容DAC切換回輸入時(shí)減少非線(xiàn)性電荷反沖。在使能高Z模式時(shí)， 電容DAC在轉換結束時(shí)充電，以保持上次采樣的電壓。這一過(guò)程 可以減少轉換過(guò)程的任何非線(xiàn)性電荷效應，該效應會(huì )影響到下次 采樣前在A(yíng)DC輸入端采集的電壓。

　　圖3所示為AD4000/AD4003 ADC在高Z模式使能/禁用時(shí)的輸入電流。 低輸入電流使ADC比市場(chǎng)上現有的傳統SAR ADC更易驅動(dòng)，即便是 在高Z模式禁用的情況下。如果將圖3中高Z模式禁用時(shí)的輸入電 流與上一代AD7982 ADC的輸入電流進(jìn)行比較，則會(huì )發(fā)現，AD4003 已經(jīng)將1 MSPS條件下的輸入電流降低了4倍。高Z模式使能時(shí)，輸 入電流進(jìn)一步降至次微安級。在輸入頻率超過(guò)100 kHz時(shí)，或者在 多路復用輸入時(shí)，應禁用高Z模式。

　　借助AD4000/AD4003 ADC降低的輸入電流，就能以比傳統SAR高得 多的源阻抗來(lái)驅動(dòng)。這意味著(zhù)，RC濾波器中的電阻值可以比傳統 SAR設計大10倍。

　　圖3. 在高Z使能/禁用條件下的AD4003 ADC輸入電流與輸入差分電壓

　　如圖4所示，AD4000/AD4003 ADC允許用帶較低截止頻率的RC濾波 器的多種低功率/帶寬精密放大器來(lái)驅動(dòng)ADC，消除了使用專(zhuān)用高 速ADC驅動(dòng)器的必要性，并且可以降低精密低帶寬應用(信號帶 寬<10 kHz)的系統功耗、尺寸和成本。最終，AD4000/AD4003允許 基于目標信號帶寬，而非基于開(kāi)關(guān)電容SAR ADC輸入的建立要求來(lái) 選擇ADC之前的放大器和RC濾波器。

　　圖4. 傳統精密信號鏈圖5和圖6所示為AD4003 ADC的SNR和THD性能，其中，在使能/禁用 高Z及各種不同RC濾波器值的情況下，以2 MSPS的全速吞吐量驅 動(dòng)AD4003 ADC時(shí)，使用的是ADA4077 (IQUIESCENT = 400 μA/放大器), ADA4084 (IQUIESCENT = 600 μA/放大器), and

　　ADA4610 (IQUIESCENT = 1.5 mA/放大器) 精密放大器。在2.27 MHz RC帶寬和1 kHz輸入信號條件下使能 高Z時(shí)，這些放大器可實(shí)現96 dB至99 dB的典型SNR以及優(yōu)于–110 dB 的典型THD。在使能高Z模式時(shí)，甚至在R值大于200 Ω時(shí)，THD約改 善了10 dB。即使在超低RC濾波器截止頻率條件下，最高SNR也接 近99 dB。

　　在使能高Z時(shí)，ADC消耗約2 mW/MSPS的額外功耗，但這仍然顯著(zhù) 低于使用ADA4807-1 一類(lèi)的專(zhuān)用ADC驅動(dòng)器時(shí)的功耗，從而可以節 省PCB電路板面積和物料成本。對于多數系統，前端通常會(huì )限制 信號鏈可以實(shí)現的整體交流/直流性能。從圖5和圖6所選的精密 放大器數據手冊中可以看出，精密放大器自身的噪聲和失真性 能在某個(gè)輸入頻率下主導著(zhù)SNR和THD規格。然而，帶高Z模式的 AD4003 ADC可以極大地增加驅動(dòng)器放大器的選擇，包括信號調理 級中使用的精密放大器，同時(shí)還可提高RC濾波器選擇的靈活性。 例如，當AD4003 ADC的高Z使能并配合 ADA4084-2 驅動(dòng)器放大器使 用一個(gè)4.42 MHz寬帶輸入濾波器時(shí)，SNR性能約為95 dB。如果用 498 kHz濾波器對ADC驅動(dòng)器噪聲進(jìn)行強力濾波，SNR可提升3 dB， 至98 dB。AD7982 ADC在較低RC截止頻率下的SNR性能下降是因為 該ADC輸入未在較短的采集時(shí)間內消除反沖。

　　圖5. 使用ADA4077、ADA4084和ADA4610精密放大器時(shí)的SNR與RC帶寬

　　圖6. 使用ADA4077、ADA4084和ADA4610精密放大器時(shí)的THD與RC帶寬

　　圖7(a)表明，系統設計師可以使用功率低2.5倍的ADC驅動(dòng)器ADA4077 (相比ADA4807)，在高Z模式禁用時(shí)，AD4003 ADC仍然能取得 約97 dB的SINAD(比AD7982 ADC高3 dB)。即使RC帶寬增加至2.9 MHz，ADA4077放大器也無(wú)法直接驅動(dòng)AD7982 ADC并取得最佳性 能。如果用較低的RC帶寬截止頻率強力濾波，驅動(dòng)器無(wú)法在可用 采集時(shí)間內消除ADC反沖，ADC SINAD性能因而下降。在禁用或使能 高Z模式時(shí)，AD4003 ADC的開(kāi)關(guān)電容反沖大幅縮減，在1 MSPS時(shí)的 采集時(shí)間長(cháng)2.5倍，因此，其SINAD性能仍然大幅優(yōu)于A(yíng)D7982 ADC。

　　在使能高Z模式時(shí)，在較低RC濾波器截止頻率下使用兩個(gè)ADC驅動(dòng) 器，AD4003 ADC的SINAD性能較好，這有助于在目標信號寬帶較低 時(shí)，消除更多來(lái)自上游信號鏈組件的寬帶噪聲。在不使能高Z模式 時(shí)，RC濾波器截止頻率與SINAD性能之前存在折衷。

　　圖7. 使用ADA4077和ADA4807時(shí)AD4003 ADC和AD7982 ADC放大器驅動(dòng)器的比較：在禁用和使能高Z模式時(shí)的SINAD與RC帶寬(FS = 1 MSPS, fIN = 1 kHz).

　　跨度壓縮

　　AD4000/AD4003 ADC集成了一個(gè)跨度壓縮模式，對僅用一個(gè)單電源 為SAR ADC驅動(dòng)器供電的系統非常有用。該模式可以消除ADC驅動(dòng) 器對負電源的要求，同時(shí)還能維持ADC的全分辨率，減少功耗， 降低電源設計復雜程度。如圖8所示，ADC可執行數字縮放功能， 映射從0 V至0.1 V × VREF的零電平代碼，以及從VREF至0.9 × VREF的滿(mǎn)量 程代碼。在減小的輸入范圍內，AD4000/AD4003 ADC的SNR約為~1.9dB (20*log(4/5))。舉例來(lái)說(shuō)，對于采用5 V單電源且典型基準電壓為 4.096 V的子系統，滿(mǎn)量程輸入范圍為~0.41 V至3.69 V，為驅動(dòng)放大 器提供了充足的裕量。

　　圖8. AD4000/AD4003 ADC跨度壓縮工作模式

　　過(guò)壓箝位

　　在放大器電軌大于VREF且小于地電壓的應用中，輸出可以超出器 件的輸入電壓范圍。當正輸入超過(guò)范圍時(shí)，電流通過(guò)D1流入REF (見(jiàn)圖9)，對基準電壓源形成干擾。甚至更加糟糕的是，可能將 基準電壓源拉高至絕對最大基準值的水平，因而可能損壞器件。

　　當模擬輸入超過(guò)基準電壓~400 mV時(shí)，AD4000/AD4003 ADC的內部 箝位電路將開(kāi)啟，電流將通過(guò)箝位流入地，防止輸入進(jìn)一步升高 而可能損壞器件。

　　圖9. AD4003 ADC等效模擬輸入電路

　　如圖9所示，AD4000/AD4003 ADC的內部過(guò)壓箝位電路有一個(gè)較大的 外部電阻(REXT = 200Ω)，可以消除外部保護二極管的必要性(并由 此消除額外電路板空間的必要性)。箝位在D1之前開(kāi)啟，其最大 吸電流能力為50 mA。箝位電路通過(guò)將輸入電壓箝位在安全工作 范圍中來(lái)防止器件損壞，同時(shí)避免對基準電壓源造成干擾，這對 在多個(gè)ADC之間共用基準電壓源的系統來(lái)說(shuō)尤其重要。

　　高效數字接口

　　AD4000/AD4003 ADC有一個(gè)靈活的數字串行接口，有七種不同的 模式，并且具有寄存器編程能力。其Turbo模式允許用戶(hù)在A(yíng)DC仍 在轉換時(shí)開(kāi)始輸出上次轉換的結果，如圖10所示。短轉換時(shí)間和 Turbo模式相結合，可實(shí)現較低的SPI時(shí)鐘速率，簡(jiǎn)化隔離解決方 案，降低數字隔離器的延遲要求，增加處理器選擇，包括低端處 理器/FPGA或者串行時(shí)鐘速率相對低的低功耗微控制器。例如， 運行于1 MSPS時(shí)，AD4003 ADC可以使用比AD7982 ADC慢2.5倍的SPI 時(shí)鐘速率(25 MHz相比于66 MHz)。用戶(hù)可以寫(xiě)/讀回寄存器位， 以使能AD4000/AD4003 ADC簡(jiǎn)單易用的特性，可以在轉換結果上附 加一個(gè)6位的狀態(tài)字，實(shí)現診斷和寄存器讀回。串行接口規格完 全支持低至1.8 V的邏輯電平，可以在這些條件下實(shí)現2 MSPS全速吞吐量。使能Turbo模式時(shí)，要在2 MSPS條件下運行AD4003 ADC， 需要的最低SCK速率為75 MHz。

　　圖10. AD4003 ADC的Turbo工作模式

　　AD4000/AD4003 ADC性能

　　AD4000/AD4003 ADC采用1.8 V工作電壓，在2 MSPS下的典型功耗為 14 mW/16 mW，線(xiàn)性度非常出色，最大值為±1.0 LSB (±3.8 ppm)， 保證18位無(wú)失碼。圖11所示為AD4003 ADC的典型INL與代碼性 能。AD4003 ADC可在高達奈奎斯特的超寬輸入頻率范圍內實(shí)現比 AD7982 ADC更出色的SINAD性能(圖12)，使系統設計師能開(kāi)發(fā)出 帶寬更寬、精度更高的儀器儀表設備。AD4000/AD4003 ADC采用小 型10引腳封裝(提供3 mm × 3 mm LFCSP和3 mm × 5 mm MSOP兩種 選項)，與AD798x/AD769x ADC系列引腳兼容。

　　圖11. AD4003 ADC INL與代碼的關(guān)系

　　圖12. AD4003 ADC和AD7982 ADC SINAD與輸入頻率的關(guān)系

　　AD4000/AD4003 ADC在每個(gè)轉換階段結束時(shí)自動(dòng)關(guān)斷;因此，其 功耗和吞吐量呈線(xiàn)性變化關(guān)系，如圖13所示。這一特性使得該器 件非常適合低采樣速率(甚至低至幾赫茲)和電池供電的便攜式 和可穿戴式系統。即使在低占空比應用中，第一個(gè)轉換結果也始 終有效。

　　圖13. AD4003 ADC功耗與吞吐量的關(guān)系

　　系統應用

　　AD4000/AD4003 ADC系列集簡(jiǎn)單易用的特性、高性能、小尺寸和 低功耗等特點(diǎn)于一身，是諸多精密控制和測量系統應用的理想選 擇，如圖14所示。AD4000/AD4003 ADC可以降低測量不確定性，提 高可重復性，支持高通道密度，并能提高自動(dòng)化測試設備、自動(dòng) 化機械控制設備和醫療成像設備的吞吐效率。這款ADC非常適合 需要更高頻率性能以捕獲快速瞬變和飛行時(shí)間信息的系統，比如 功率分析儀、質(zhì)譜儀等應用。

　　圖14. AD4000/AD4003 ADC終端系統應用

　　總結

　　借助AD4000/AD4003 ADC系列，設計師可以解決精密數據采集系統的 系統級技術(shù)挑戰，無(wú)需做出重大折衷，還能縮短整個(gè)系統的設計時(shí) 間。AD4000/AD4003 ADC的高性能可以提高測量精度，其小尺寸和低 系統級散熱則可實(shí)現更高的密度。

　　作者

　　Maithil Pachchigar

　　Maithil Pachchigar 是ADI公司位于美國麻薩諸塞州威明頓市的儀器儀表、航空航天與國防業(yè)務(wù)部門(mén)的應用工程師。他于2010年加入ADI公司，從事儀器儀表、工業(yè)、醫療保健和能源行業(yè)的精密ADC產(chǎn)品相關(guān)工作和客戶(hù)支持。自2005年以來(lái)，Maithil一直在半導體行業(yè)工作，并已發(fā)表多篇技術(shù)文章。他于2006年獲得圣何塞州立大學(xué)電氣工程碩士學(xué)位，并于2010年獲得硅谷大學(xué)MBA學(xué)位。

　　Alan Walsh

　　Alan Walsh 是ADI公司的應用工程師。他于1999年加入ADI公司，就職于美國馬薩諸塞州威明頓市的精密轉換器應用部門(mén)。他擁有都柏林大學(xué)電子工程學(xué)士學(xué)位。