基于FPGA實(shí)現感性元件電阻測試

近期給汽車(chē)電子某廠(chǎng)商做了一套點(diǎn)火線(xiàn)圈測試系統，有一部分是關(guān)于感性線(xiàn)圈電阻測試，具體要求如下：初級電阻 620 mΩ +-50mΩ、次級電阻 9.5 kΩ +-0.9 kΩ、導線(xiàn)電阻 150 mΩ +-50 mΩ。

一、挑戰：

初級線(xiàn)圈電阻較?。╩Ω級），測量過(guò)程中還要考慮導線(xiàn)電阻影響；而次級電阻大（k Ω級），用DMM數字萬(wàn)用表進(jìn)行測試是不錯的方案，但是由于測試設備是放在生產(chǎn)線(xiàn)上，對體積、功耗和可靠性要求很高，NI CompactRIO平臺是非常好的選擇，但是NI CompactRIO電阻測試模塊量程大，不適合小電阻測試。并且由于被測件是感性線(xiàn)圈，通過(guò)恒電流激勵4線(xiàn)制測電阻方式，由于恒電流激勵穩定性問(wèn)題，會(huì ) 使得感性線(xiàn)圈產(chǎn)生感應電動(dòng)勢，對小電阻測試帶來(lái)考驗。

二、方案：

選用NI 9265電流輸出模塊作為電阻測試激勵，通過(guò)4線(xiàn)制來(lái)測量電壓方式來(lái)進(jìn)行電阻測試。為了減小電流激勵不穩定性導致感應電動(dòng)勢產(chǎn)生，帶來(lái)測量誤差的影響，通過(guò)在FPGA用高頻（10k）采樣，然后降采樣到低頻（50-100Hz）模式，濾除感應線(xiàn)圈電動(dòng)勢的影響。

三、具體實(shí)施：

1、 構造浮點(diǎn)濾波器：在DFD設計工具包選擇Multistage Decimation Filter

圖1、DFD構造多級降采樣浮點(diǎn)濾波器

2、 多級降采樣定點(diǎn)濾波器設計

圖2、浮點(diǎn)濾波器量化構造定點(diǎn)濾波器

3、 多級降采樣定點(diǎn)濾波器FPGA實(shí)現

圖3、通過(guò)IP Generator構造多級多階濾波器