CAN總線(xiàn)基礎知識(三)

1.7 優(yōu)先級的決定

在總線(xiàn)空閑狀態(tài)，最先開(kāi)始發(fā)送消息的單元獲得發(fā)送權。

多個(gè)單元同時(shí)開(kāi)始發(fā)送時(shí)，各發(fā)送單元從仲裁域的第一位開(kāi)始進(jìn)行仲裁。連續輸出顯性電平最多的單元可繼續發(fā)送。丟失競爭的單元在下一bit進(jìn)入接收操作。

仲裁的過(guò)程如圖27所示。

(1)數據幀和遙控幀的優(yōu)先級

具有相同 ID 的數據幀和遙控幀在總線(xiàn)上競爭時(shí)，仲裁段的最后一位（RTR）為顯性位的數據幀具有優(yōu)先權，可繼續發(fā)送。

數據幀和遙控幀的仲裁過(guò)程如圖28所示。

(2)標準格式和擴展格式的優(yōu)先級

標準格式 ID 與具有相同ID 的遙控幀或者擴展格式的數據幀在總線(xiàn)上競爭時(shí)，標準格式的RTR 位為顯性位的具有優(yōu)先權，可繼續發(fā)送。

標準格式和擴展格式的仲裁過(guò)程如圖29所示。

1.8 位填充

位填充是一種周期性重同步收/發(fā)操作的功能，為了防止接收節點(diǎn)間時(shí)序由于累積而導致的錯誤，如果5個(gè)bit持續了同樣的電平，則添加1個(gè)bit的反向數據位。

如圖30顯示的位填充機制：

（1）發(fā)送單元的操作

在發(fā)送數據幀和遙控幀的時(shí)候，SOF-CRC段間的數據，相同電平如果持續5bit，在下一bit（第6bit）則要插入1bit與前5bit反向的電平。

（2）接收單元的操作

在接收數據幀和遙控幀的時(shí)候，SOF-CRC段間的數據，相同電平如果持續5bit，需要刪除下一bit（第6bit）再接收。如果這第6bit的電平與前5bit相同，則被視為錯誤，且發(fā)送錯誤幀。

1.9 錯誤的種類(lèi)

有5種類(lèi)型的錯誤，可能有2個(gè)或更多的錯誤同時(shí)發(fā)生：

• 位錯誤
• 填充錯誤
• CRC錯誤
• 格式錯誤
• ACK錯誤

表8列出了這些錯誤的種類(lèi)、內容、錯誤檢測幀和檢測單元。

• 位錯誤由向總線(xiàn)上輸出數據幀、遙控幀、錯誤幀、過(guò)載幀的單元和輸出ACK的單元、輸出錯誤的單元來(lái)檢測。
• 在仲裁段輸出隱性電平，但檢測出顯性電平時(shí)，將被視為仲裁失利，而不是位錯誤。
• 在仲裁段作為填充位輸出隱性電平時(shí)，但檢測出顯性電平時(shí)，將不視為位錯誤，而是填充錯誤。
• 發(fā)送單元在A(yíng)CK 段輸出隱性電平，但檢測到顯性電平時(shí)，將被判斷為其它單元的ACK 應答，而非位錯誤。
• 輸出被動(dòng)錯誤標志（6 個(gè)位隱性位）但檢測出顯性電平時(shí)，將遵從錯誤標志的結束條件，等待檢測出連續相同6 個(gè)位的值（顯性或隱性），并不視為位錯誤。

(2) 格式錯誤

• 即使接收單元檢測出EOF（7 個(gè)位的隱性位）的最后一位（第8 個(gè)位）為顯性電平，也不視為格式錯誤。
• 即使接收單元檢測出數據長(cháng)度碼（DLC）中9∼15 的值時(shí)，也不視為格式錯誤。

1.10 錯誤幀的輸出時(shí)序

檢測到發(fā)生錯誤的單元輸出一個(gè)錯誤標志，以通知其它單元。

處于主動(dòng)錯誤狀態(tài)的單元輸出的錯誤標志為主動(dòng)錯誤標志；處于被動(dòng)錯誤狀態(tài)的單元輸出的錯誤標志為被動(dòng)錯誤標志。

發(fā)送單元發(fā)送完錯誤幀之后，將再次發(fā)送數據幀或遙控幀。

錯誤標志輸出時(shí)序如表9：

1.11 位時(shí)序

在沒(méi)有重新同步情況下，發(fā)送單元每秒傳輸的位數稱(chēng)之為位速率。1位由下面4個(gè)段組成。

• 同步段（SS）
• 傳播時(shí)間段（PTS）
• 相位緩沖段1（PBS1）
• 相位緩沖段2（PBS2）

這些段又由稱(chēng)之為T(mén)ime Quantum（以下稱(chēng)為T(mén)q）的最小時(shí)間單位構成。

1位分為4個(gè)段，每個(gè)段由若干個(gè)Tq構成，這稱(chēng)為位時(shí)序。

1位由多少個(gè)Tq構成、每個(gè)段由多少個(gè)Tq構成等是可以設定的。通過(guò)設置bit時(shí)序。使得可以設定一個(gè)采樣點(diǎn)以使總線(xiàn)上多個(gè)單元可同時(shí)采樣，所謂采樣點(diǎn)就是在這一時(shí)刻總線(xiàn)上的電平被鎖存，這個(gè)鎖存的電平作為位的值。采樣點(diǎn)的位置在PBS1的結束處。

表10描述了各段的作用和Tq 數。1個(gè)位的構成如圖31所示。

注1：IPT代表信息處理時(shí)間，是以采樣點(diǎn)作為起始的時(shí)間段，用于計算后續位的位電平。這是硬件在一個(gè)采樣點(diǎn)后立刻改變位的電平所必須要的。這個(gè)時(shí)間等于或小于2Tq，。

注2：因為采樣點(diǎn)是處于PBS1結束處，所以IPT和PBS2重疊。當IPT = 2Tq時(shí)，PBS2不可能選為1，因此，PBS2必須是2到8Tq。

注3：重新同步的結果使相位緩沖段1增長(cháng)，或使相位緩沖段2 縮短。相位緩沖段加長(cháng)或縮短的數量有一個(gè)上限，此上限由SJW（重新同步跳轉寬度）給定。重新同步跳轉寬度應設置于1和最小值之間（此最小值為4*PBS1）。

可以從一位值轉換到另一位值的過(guò)渡過(guò)程得到時(shí)鐘信息。這里有一個(gè)屬性，即：只有后續位的一固定最大數值才具有相同的數值。這個(gè)屬性使總線(xiàn)單元在幀期間重新同步于位流成為可能?？捎糜谥匦峦降膬蓚€(gè)過(guò)渡過(guò)程之間的最大的長(cháng)度為29個(gè)位時(shí)間。

1.12 同步是如何獲得的？

CAN總線(xiàn)的通訊是采用NRZ（Non-Return to Zero，非歸0）碼，數據本身并不攜帶時(shí)鐘信息，也即在每一位的開(kāi)始或結束沒(méi)有同步信號，發(fā)送單元以位時(shí)序同步的方式開(kāi)始發(fā)送幀數據，接收單元根據總線(xiàn)電平的變化進(jìn)行同步并進(jìn)行接收工作。

然而，發(fā)送器和接收器之間由于彼此的時(shí)鐘誤差或傳輸路徑的相位誤差可能會(huì )失去同步關(guān)系，因此接收單元在接收幀的時(shí)候，必須通過(guò)硬件同步或重新同步調整它的操作時(shí)序。

1.13 硬件同步

在總線(xiàn)空閑狀態(tài)時(shí)，接收單元檢測到SOF，就會(huì )執行這個(gè)同步調整過(guò)程。“隱式”電平跳變到“顯式”電平的邊緣的時(shí)間點(diǎn)被認為是SS，而不管SJW的值

圖32顯示了硬件同步機制。

• 如果沿出現在SS里，沿的相位誤差e=0；
• 如果沿位于采集點(diǎn)（PBS1結束之前）之前，e>0；
• 如果沿位于采集點(diǎn)之后，e<0；

1.14 重新同步機制

在接收過(guò)程中檢測到總線(xiàn)電平發(fā)生了改變時(shí)執行重新同步操作。

每當檢測到一個(gè)邊沿（總線(xiàn)電平的改變），收發(fā)單元根據SJW值通過(guò)增加PBS1段或減少PBS2段，來(lái)調整同步。但，如果發(fā)生了超出SJW值的誤差時(shí)，最大調整量不能超過(guò)SJW值。

圖33顯示了重新同步機制。

1.15 調整同步的規則

硬件同步和再同步的執行遵從如下規則：

1) 在1個(gè)位時(shí)間里（或者說(shuō)在2個(gè)采樣點(diǎn)之間），只允許一個(gè)同步（或者說(shuō)只進(jìn)行一次同步調整）。

2) 只有當采樣點(diǎn)之前的總線(xiàn)電平和邊沿后的總線(xiàn)電平不同時(shí)，該邊沿才能用于調整同步。

3) 如果出現隱性電平到顯性電平變化的邊沿，且條件（1）和（2）滿(mǎn)足，將進(jìn)行同步。

4) 如果在幀間間隙期間發(fā)生隱性電平到顯性電平的信號邊沿（除了間隙里的第一位），則總會(huì )執行硬件同步。

5) 如果發(fā)生從所有其它隱性電平到顯性電平的信號邊沿，則執行再同步。

6) 如果發(fā)送單元自身輸出的顯性電平被檢測到有延遲，則不執行再同步。