<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 電源與新能源 > 設計應用 > 電子技術(shù)解密:簡(jiǎn)化FPGA電源設計方案

電子技術(shù)解密:簡(jiǎn)化FPGA電源設計方案

作者: 時(shí)間:2016-12-07 來(lái)源:網(wǎng)絡(luò ) 收藏

  FPGA即現場(chǎng)可編程門(mén)陣列,它是一種多電源需求的芯片,在電子技術(shù)設計中常見(jiàn)電子芯片,那么在對其供電的時(shí)候肯定對電源設計的要求也是嚴格的,多電源設計是復雜的,我們要FPGA高效運行需要簡(jiǎn)化電源設計,節約成本,下面即是具體的電源設計方法。

本文引用地址:http://dyxdggzs.com/article/201612/327347.htm

  FPGA是一種多電源需求的芯片,主要有3種電源需求:

  1.Vccint核心工作電壓

  一般電壓都很低,目前常用的FPGA都在1.2V左右。為FPGA的內部各種邏輯供電,電流從幾百毫安到幾安不等,具體取決于內部邏輯的工作時(shí)鐘速率以及所占用的邏輯資源。對于這個(gè)電源來(lái)說(shuō),負載時(shí)一個(gè)高度容性阻抗,對電源的瞬態(tài)響應要求很高,而且由于驅動(dòng)電壓低工作電流大,對PCB的布線(xiàn)電阻非常敏感,需要特別注意走線(xiàn)寬度,盡可能減少布線(xiàn)電阻帶來(lái)的損耗。

  2.VccoI/O驅動(dòng)電源

  FPGA經(jīng)常要與多種不同電平接口的芯片通信,所以通常都會(huì )支持非常多的電平標準。Vcco就是為FPGA的I/O驅動(dòng)邏輯供電。不同的電平標準需要不同的I/O電壓來(lái)對應,具體可以參見(jiàn)FPGA的相關(guān)芯片手冊,比如XilinxSpartan6系列,就應該查詢(xún)Xilinx官方文檔,編號ds162.pdf,在page7table7RecommendedOperatingConditionsforUserI/OsUsingSingle-EndedStandards有詳細說(shuō)明。另外FPGA為了同時(shí)能和多種不同的電平標準接口芯片通信,Vcco通常以BANK為界,互相之間相互獨立,也就是說(shuō)在一顆FPGA芯片上同時(shí)存在幾種不同的I/O電壓。當然同一個(gè)BANK只能存在1種I/O電壓。

  3.Vccaux輔助電源

  FPGA并不是一個(gè)單純的數字邏輯芯片,內部也帶有一些模擬組件,比如Xilinx的DCM數字時(shí)鐘管理組件,這些模擬類(lèi)的組件對電源的電源抑制比(PSRR)也就是電源噪聲,或者說(shuō)電源紋波非常敏感,所以通常會(huì )用一個(gè)獨立的供電電源。這個(gè)電源的電流需求一般都不大,但對電源的噪聲容忍度很低。所以應該盡可能的提高其電源純凈度。比如不直接用開(kāi)關(guān)電源供電,先使用LDO穩壓后再供給Vccaux。另外Vccaux還給部分的I/O供電,比如功能選擇引腳,JTAG等,具體還得參考芯片手冊的電源相關(guān)說(shuō)明。

  既然有這么多電源需求,那么電源設計的時(shí)候就不得不考慮電源設計方面的一些問(wèn)題了。

  為FPGA供電時(shí)需要考慮若干電源設計方面的問(wèn)題:

  1.增加了輸出電壓軌數量

  2.需要為電軌設置設定點(diǎn)精度

  3.需要優(yōu)化設計中的無(wú)源板面布局才能實(shí)現極低的紋波噪聲

  4.需要AC瞬態(tài)響應,以及補償環(huán)路

  另外,不要忘了還有排序以及更多所需功能。

  圖1顯示了FPGA開(kāi)發(fā)套件中典型的FPGA電源解決方案。設計該方案除了要選擇正確的器件和電感器外,還需要具備一些其它的專(zhuān)業(yè)知識。例如,需要考慮部件放置和板面布局方面的細節。

  圖1.典型的FPGA電源解決方案

  那么,如何才能簡(jiǎn)化電源設計呢?

  幸運的是,有多種解決方案都有助于實(shí)現簡(jiǎn)化。重點(diǎn)介紹兩種能夠幫助您快速便捷地實(shí)現設計目標的創(chuàng )新技術(shù)。

  簡(jiǎn)化電源設計方法一:

  需要著(zhù)重介紹的技術(shù)是用于創(chuàng )建FPGA電源解決方案的WEBENCHFPGAArchitect設計工具(原理設計加仿真結果)

  WEBENCHFPGAArchitect設計工具可幫助您:

  選擇您想要的FPGA廠(chǎng)商,選擇您將使用的FPGA產(chǎn)品系列,滿(mǎn)足由FPGA廠(chǎng)商提供的FPGA電源估計器工具定義的電源需求。

  執行這幾個(gè)簡(jiǎn)單步驟就可成就FPGA電源解決方案,并在產(chǎn)品尺寸、效率和成本方面全方位實(shí)現優(yōu)化。這種易用型工具能幫助您克服初始障礙,將設計時(shí)間從幾天縮短至幾分鐘,從而贏(yíng)得領(lǐng)先優(yōu)勢。

  簡(jiǎn)化電源設計方法二:

  是集成型電感器電源模塊,它可以切實(shí)簡(jiǎn)化設計方案。

  電源模塊主要在單個(gè)IC封裝中集成電感器,但也可集成其它外部組件,如FET、補償環(huán)路(若需要)以及反饋電阻器等。電源模塊的功能特性非常豐富,例如可將啟用和電源指示良好引腳用于排序,而且僅需最少的外部組件,如輸入電容器、輸出電容器、可能還需要一個(gè)反饋電阻器。該模塊有助于將圖1的電源解決方案簡(jiǎn)化為圖2的方案??蓪⒓尚碗姼衅麟娫茨K用于為FPGA供電,并被FPGA廠(chǎng)商視為一種適合的電源解決方案。此外,這些模塊還有助于簡(jiǎn)化板面布局,幫助您以前所未有的速度完成設計。

  圖2.采用LMZ30602的集成型電感器電源模塊



關(guān)鍵詞: 電子技術(shù)FPGA電源設

評論


技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>