新型LCD驅動(dòng)電路IP核的總體設計

　　本文介紹了LCD的通用驅動(dòng)電路IP核設計，采用自頂向下的設計方法將其劃分為幾個(gè)主要模塊，分別介紹各個(gè)模塊的功能，用VHDL語(yǔ)言對其進(jìn)行描述，用FPGA實(shí)現并通過(guò)了仿真驗證。該IP核具有良好的移植性，可驅動(dòng)不同規模的LCD電路。

　　引言

　　LCD因具有工作電壓低、功耗小、顯示信息量大、壽命長(cháng)、易集成、方便攜帶和電磁輻射污染小等優(yōu)點(diǎn)，在顯示技術(shù)中異軍突起，被廣泛應用于手機、PDA產(chǎn)品、手持式儀器儀表等便攜式電子產(chǎn)品與設備中。

　　LCD驅動(dòng)電路是液晶顯示系統的重要組成部分，是一種計算機（或MCU）和液晶屏之間的接口電路，其主要功能是通過(guò)調制輸出到液晶顯示器件電極上的電位信號的相位、峰值、頻率等參數來(lái)建立交流驅動(dòng)電場(chǎng)。由于LCD的規格相差較大，常規的方法是針對每一種LCD開(kāi)發(fā)專(zhuān)門(mén)的驅動(dòng)電路，這樣的設計浪費時(shí)間，而且復用性較差。為此，設計一種可用于多數小規模LCD驅動(dòng)電路的IP核，通過(guò)復用該IP核來(lái)解決這個(gè)問(wèn)題是非常必要的。目前，國際上只有I-Shou大學(xué)的Yu-Jung Huang等人設計了可驅動(dòng)不同規模LCD的驅動(dòng)電路IP核，通過(guò)在系統中植入嵌入式微處理器來(lái)實(shí)現這一功能。但是，這種嵌入式微處理器使系統更復雜，而且成本更高。本文設計的可驅動(dòng)不同規模LCD的驅動(dòng)電路IP核是采用FPGA來(lái)實(shí)現的，能有效克服電路系統復雜和高成本這兩個(gè)缺點(diǎn)。

　　設計規范

　　為了滿(mǎn)足當今大多數較小規模的LCD顯示應用的實(shí)際需要，本文所設計的LCD驅動(dòng)電路IP核芯片具有64個(gè)COM（行）和64個(gè)SEG（列）輸出，有高速的8位并行MCU接口及串行接口，芯片內含有存儲顯示數據的RAM，并專(zhuān)門(mén)設計了10個(gè)控制端，可以方便靈活地進(jìn)行控制。它主要有以下幾個(gè)主要功能：

　　1、為液晶顯示屏提供掃描時(shí)序信號和顯示信號數據；

　　2、支持以總線(xiàn)形式直接與MCU相連；

　　3、可驅動(dòng)不同規模的LCD（n×m），n可以連續取值（n=0~63），m只可取8的倍數（m=8k，k取自然數）；

　　4、支持IP核之間的級聯(lián)以驅動(dòng)較大規模的LCD，最大分別支持4個(gè)IP核行間級聯(lián)和列間級聯(lián)；

　　5、可以提供較寬的驅動(dòng)輸出電壓范圍以適應不同的LCD器件；

　　6、提供畫(huà)中畫(huà)、分屏顯示等功能。

　　IP核的設計

　　本文按照“自頂向下”的設計方法，首先對芯片進(jìn)行層次化功能劃分，同時(shí)參照已有的LCD驅動(dòng)芯片的設計經(jīng)驗， 并結合“自底向上”的設計方法對部分模塊進(jìn)行設計， 最后根據系統設計框架對各模塊進(jìn)行協(xié)調， 并進(jìn)行芯片的整體功能驗證， 從而達到了設計規范的要求。

　　系統結構

　　本文設計的IP核系統結構如圖1所示。該IP核主要由下列幾個(gè)模塊組成：行掃描和列信號驅動(dòng)模塊、電平轉換器、可預置數環(huán)形計數器、數據鎖存模塊、控制邏輯模塊、顯示數據RAM與地址譯碼模塊、MCU接口模塊。其中有的大模塊還可細分為若干子模塊。

　　圖1 IP核系統結構

　　各模塊設計

　　MCU接口模塊

　　MCU接口模塊是IP核與外部控制器（MCU）通信的接口，是數據傳輸的通道。MCU通過(guò)該接口對LCD驅動(dòng)芯片寫(xiě)入命令、讀出狀態(tài)或顯示數據。同時(shí)該接口也接受命令譯碼器的控制，從而使讀寫(xiě)與內部操作相結合。該芯片由較為復雜的內部組合邏輯和時(shí)序邏輯電路實(shí)現，可以兼容目前兩種主流的MCU控制信號，支持串/并行兩種數據操作方式。

　　該模塊內部除了包含現有常用LCD驅動(dòng)電路的MCU接口模塊中常用的幾個(gè)子模塊，如數據總線(xiàn)（8位）子模塊、忙狀態(tài)檢測子模塊、讀寫(xiě)控制子模塊、MCU釋放子模塊外，新加入了一個(gè)行級聯(lián)和列級聯(lián)控制子模塊。數據總線(xiàn)主要用于內外部數據交換；忙狀態(tài)檢測子模塊用于判斷MCU狀態(tài)，產(chǎn)生系統忙標志信號來(lái)協(xié)調信號的讀寫(xiě)操作和接收內/外部復位信號；讀寫(xiě)控制子模塊用于產(chǎn)生正確的讀寫(xiě)控制時(shí)序；MCU釋放子模塊的功能則為通過(guò)邏輯組合，在芯片執行“讀-修改-寫(xiě)”過(guò)程時(shí)，釋放MCU，以便MCU可以同時(shí)執行其它操作；而新加入的級聯(lián)控制子模塊的主要功能是實(shí)現IP核之間的行級聯(lián)和列級聯(lián)，最多可支持16個(gè)IP級聯(lián)（行列各4級），CS0~CS1是行級聯(lián)控制端，CS2~CS3是列級聯(lián)控制端。舉例說(shuō)明，假設有一種LCD（128×256），可用8個(gè)IP核來(lái)驅動(dòng)，設置時(shí)分別令CS為0000、0001、0010、0011、0100、0101、0110、0111，就可以構成2×4的驅動(dòng)IP核陣列，其排列示意圖如圖2所示。

　　圖2 IP核級聯(lián)排列圖（24）

　　顯示數據RAM與地址譯碼模塊

　　該模塊主要用于存放將要顯示的數據，在MCU接口和信號驅動(dòng)電路之間起緩沖器的作用，以保證顯示數據的穩定輸出。

　　該模塊包括存儲顯示數據的RAM陣列和地址譯碼器兩個(gè)子模塊。首先，由列地址電路提供列地址，通過(guò)列地址譯碼器選中一列8位的RAM存儲單元，MCU通過(guò)接口對其進(jìn)行讀/寫(xiě)；然后，由行地址譯碼器對RAM以行為單位進(jìn)行掃描，結合顯示數據鎖存電路可以實(shí)現整行數據的輸出，通過(guò)電極驅動(dòng)電路輸出到液晶顯示器以供顯示。

　　數據鎖存模塊

　　該模塊包含兩個(gè)子模塊：列數控制鎖存子模塊和驅動(dòng)鎖存子模塊。列數控制鎖存子模塊由k個(gè)并聯(lián)的8位數據鎖存器構成，主要作用是鎖存數據總線(xiàn)上的數據，在控制邏輯模塊的控制信號和時(shí)鐘信號作用下把從RAM上輸出到8位數據總線(xiàn)上的顯示數據信號分別鎖存在相應的8位數據鎖存器中，64位數據需要8次，每次8位輸入。驅動(dòng)鎖存器子模塊是一個(gè)由64個(gè)1位鎖存器并聯(lián)而成的64位驅動(dòng)鎖存器，它的作用是在控制邏輯模塊的控制信號和時(shí)鐘信號作用下把上面8個(gè)8位數據鎖存器里傳輸來(lái)的m位數據一次全部鎖存起來(lái)，然后輸入到后面的列信號電極驅動(dòng)模塊。

　　控制邏輯模塊

　　該模塊的主要作用是控制信號數據傳輸和選擇列信號線(xiàn)的數目?？梢酝ㄟ^(guò)列數控制輸入端M來(lái)控制列數控制鎖存器子模塊、驅動(dòng)鎖存器子模塊和時(shí)鐘發(fā)生器來(lái)實(shí)現適用于不同規模LCD的功能。根據需要，通過(guò)向列數控制輸入端M輸入不同的數值，來(lái)控制有多少位列數控制鎖存器處于工作狀態(tài)，其他的鎖存器單元則置為空閑態(tài)。在工作周期內把顯示數據RAM中的數據通過(guò)8位數據總線(xiàn)鎖存到對應的列數控制鎖存器中，然后在一個(gè)時(shí)鐘信號控制下一次鎖存到驅動(dòng)鎖存器中，以作為電極驅動(dòng)模塊的輸入信號。這樣，IP核可以實(shí)現控制選擇驅動(dòng)列數的功能。當M為“000”時(shí)，列數控制鎖存器的低8位（第一個(gè)鎖存器）工作，其它的全置閑，對應的列電極是SEG0~SEG7；當M為“001”時(shí)，列數控制鎖存器的低16位（第一和第二個(gè)鎖存器）工作，其它的全置閑，對應的列電極是SEG0~SEG15；依次類(lèi)推，直到列數控制鎖存器64位寄存器全部工作，對應的列電極是SEG0~SEG63.

　　電極驅動(dòng)模塊

　　該模塊主要含有四個(gè)子模塊：行掃描電極驅動(dòng)子模塊、列信號電極驅動(dòng)子模塊、電平轉換器和可預置數環(huán)形計數器。

　　電平轉換器的作用是根據實(shí)際應用的需要，通過(guò)外加的控制信號將邏輯信號的電壓轉換為實(shí)際的LCD驅動(dòng)電壓，并輸出到驅動(dòng)模塊；行掃描電極驅動(dòng)子模塊的作用是給行電極提供一定周期的掃描信號脈沖；列信號電極驅動(dòng)子模塊的作用是把來(lái)自鎖存器的數據施加到相應的列電極，與行電極的掃描信號來(lái)建立交流驅動(dòng)電場(chǎng)，從而驅動(dòng)LCD器件的顯示?？深A置數環(huán)形計數器可以通過(guò)行數控制端N（S0~S5）來(lái)控制行掃描電極數，以適應不同規模的LCD屏，根據實(shí)際的需要通過(guò)向行數控制端N輸入不同的數值，來(lái)控制具體工作的行數，其它的電極全部置閑。在行驅動(dòng)時(shí)鐘信號控制下，逐行掃描，循環(huán)往復，直到行數控制端N輸入新的數值，再在新數目的行電極進(jìn)行循環(huán)逐行掃描。例如，當外加信號N為“011011”時(shí)，掃描電極的數目為27，行掃描驅動(dòng)子模塊在行電極COM0~COM26上產(chǎn)生逐行掃描信號，其它行電極COM27~COM63全部都置為低電平，循環(huán)往復，若施加了新的外加信號N為“100011”，掃描電極驅動(dòng)子模塊就在行電極COM0~COM34上產(chǎn)生循環(huán)的逐行掃描信號。

　　IP核系統實(shí)現

　　首先，根據上面對整個(gè)系統功能定義和劃分及對各個(gè)模塊的設計，對各功能模塊分別用VHDL語(yǔ)言進(jìn)行建模；其次，在Xilinx公司的FPGA器件上，用其EDA工具ISE進(jìn)行仿真和綜合調試，并優(yōu)化設計；然后，用VHDL定義頂層模塊將各模塊連接起來(lái)，并進(jìn)行相應的系統調試和驗證；最后，得到一個(gè)LCD的驅動(dòng)電路，具有64個(gè)COM（行）和64個(gè)SEG（列） 輸出，有高速的8位并行MCU接口及串行接口，芯片內含有存儲顯示數據的RAM，并且可以通過(guò)級聯(lián)控制端CS來(lái)進(jìn)行級聯(lián)擴展以滿(mǎn)足較大的LCD，通過(guò)列數控制端M和行數控制端N來(lái)適應不同規模的LCD.

　　仿真和驗證

　　本文利用Xilinx公司的仿真軟件ISE作為仿真工具，分兩步對所設計的IP核進(jìn)行了驗證。

首先，本文先對IP核的各個(gè)模塊（包括內部的子模塊）進(jìn)行了初步的功能驗證。然后，參照芯片的工作過(guò)程，對整個(gè)芯片進(jìn)行了整體仿真。圖3和圖4是利用ISE對整個(gè)IP核的行和列控制功能進(jìn)行仿真而得到的仿真結果。圖中CLK和CLK1分別是MCU接口模塊的數據傳輸控制時(shí)鐘和行電極掃描脈沖；M和N分別為列電極與行電極數目選擇控制端； CS的低兩位和高兩位分別為行級聯(lián)與