基于PSoC 4的無(wú)傳感器BLDC控制

本文介紹了基于Cypress新一代可編程片上系統芯片PSoC 4的無(wú)傳感器BLDC控制方案。通過(guò)PSoC 4內部的模擬多路選擇器，比較器模塊及可編程數字邏輯模塊組成的同步比較模塊，無(wú)需借助外部芯片便可實(shí)現反電動(dòng)勢過(guò)零點(diǎn)檢測;PSoC 4內部集成的可編程UDB可將換相邏輯以PLD的形式固化在芯片中，實(shí)現快速可靠的硬件換相。

1.引言

無(wú)刷直流電機(BLDC)用電控裝置取代了電刷和換向器，提高了電機的可靠性，并且具有體積小、效率高、噪音低等優(yōu)點(diǎn)，在消費及工業(yè)應用中得到廣泛應用。在BLDC控制中，勵磁必須與轉子位置同步，因此常用一個(gè)或多個(gè)轉子位置傳感器確定電機轉子相對于電機定子的位置。采用位置傳感器的BLDC控制方案較為簡(jiǎn)單，根據位置傳感器的輸出確定轉子所處的區間，并相應的對電機繞組進(jìn)行換相。然而，位置傳感器的使用會(huì )帶來(lái)一些缺點(diǎn)，如增加系統成本，降低可靠性;同時(shí)在一些特殊場(chǎng)合，如在電機處在浸沒(méi)的環(huán)境中，則無(wú)法安裝傳感器。這就要求電機無(wú)位置傳感器運行。

2.無(wú)傳感器控制方案

圖1即為帶霍爾傳感器的BLDC換相圖。方案采用常規的120°通電方式(六步換相)，為使電機運行，必須按照周期性間隔切換通電的相(即換相)。對于常規通電，每個(gè)電周期需要六次等距換相。每一步或每一區間，相當于60個(gè)電角度。六個(gè)區間組成了360個(gè)電角度或一次電氣旋轉。每一區間上都有兩個(gè)繞組通電，一個(gè)繞組未通電。要使電機正確換相，必須測量電周期中的絕對位置。采用三個(gè)霍爾傳感器即可提供六次換相所需要的位置信息。

圖1 BLDC換相圖

在無(wú)傳感器控制方案中，必須采用其他方式獲取轉子位置。轉子位置的獲得是BLDC無(wú)位置傳感器控制中的關(guān)鍵技術(shù)。常見(jiàn)的轉子位置檢測有反電動(dòng)勢過(guò)零點(diǎn)檢測法、反電動(dòng)勢三次諧波積分檢測法、續流二極管檢測法、磁鏈估計法等。其中最常用最經(jīng)典的是反電動(dòng)勢過(guò)零點(diǎn)檢測法。反電動(dòng)勢過(guò)零點(diǎn)檢測法不需要詳細了解電機特性，可適用于多種電機。

在六步換相過(guò)程中，每一區間上都有兩個(gè)繞組通電，一個(gè)繞組未通電。這樣在未通電繞組上會(huì )出現某相上電流為零，在電機引線(xiàn)上仍可看到電壓的現象。這個(gè)電壓就是反電動(dòng)勢。簡(jiǎn)單的說(shuō)，反電動(dòng)勢(EMF)是永磁式電機轉子轉動(dòng)時(shí)，由定子繞組所產(chǎn)生的電壓。反電動(dòng)勢的幅值與電機轉速成正比。在圖1中，第1扇區中C相電壓，第2扇區中的B相電壓即為定子繞組產(chǎn)生的反電動(dòng)勢。

假設電機由±UV電壓驅動(dòng)，則反電動(dòng)勢信號以0V為中心對稱(chēng)。如果反電動(dòng)勢信號為一條直線(xiàn)，那么信號將在該區間的一半處(也就是該區間的30°電角度處)通過(guò)零線(xiàn)。該點(diǎn)稱(chēng)為過(guò)零點(diǎn)。在過(guò)零事件后再經(jīng)過(guò)30°電角度進(jìn)行下一次換相。因此，精確檢測過(guò)零點(diǎn)時(shí)刻便可估算轉子位置，使電機繞組在正確的時(shí)間進(jìn)行換相。如圖2所示。

圖2 BEMF過(guò)零點(diǎn)與換相圖

3.過(guò)零點(diǎn)檢測方案

圖3為典型的三相BLDC驅動(dòng)電路拓撲圖。假定三相端電壓分別為Va，Vb，Vc;Vn為中性點(diǎn)電壓;Ea，Eb，Ec為三相反電動(dòng)勢;Ia，Ib，Ic為三相電流，R為相電阻，L為電感。在C相為非導通相時(shí)可

圖3 BLDC驅動(dòng)電路拓撲圖

根據過(guò)零點(diǎn)時(shí)Va+Vb+Vc=0及上述等式可得：

3Ec=2Vc-(Va+Vb)

根據以上等式，有三種不同的過(guò)零點(diǎn)檢測方法：

1.直接用ADC采樣三路端電壓，根據上述公式判斷過(guò)零點(diǎn)。此算法需采樣多路ADC電壓，且需軟件濾波算法，對ADC及MIPS均有一定的要求。

2.在PWM輸出信號為OFF時(shí)采樣非通電相電壓，將之與零電壓比較。此算法在低速時(shí)比較有優(yōu)勢，因為低速時(shí)反電勢信號比較弱，這種算法的采樣區域恰為非通電相端電壓過(guò)零區域。但當PWM的占空比比較高時(shí)，由于可供采樣的時(shí)間點(diǎn)太短，容易造成采樣失敗。

3.在PWM輸出信號為ON時(shí)采樣非通電相電壓，將之與母線(xiàn)電壓的一半比較。此種算法則具有較寬的調速范圍，較為通用。

本方案即采用第三種算法進(jìn)行過(guò)零點(diǎn)檢測。

4.基于PSoC 4的設計方案

PSoC 4簡(jiǎn)介

PSoC 4是基于A(yíng)RM Cortex-M0 CPU的可編程嵌入式系統控制器家族，它集合了可編程模擬資源、可編程內部互聯(lián)、用戶(hù)可編程數字邏輯、通用的固定功能外設計以及高性能的ARM Cortex-M0 CPU子系統。相對于PSoC3、PSoC5系列產(chǎn)品的各個(gè)方面， PSoC 4都做了很大的改進(jìn)。PSoC 4現包含CY8C4100和CYCY8C4200兩個(gè)產(chǎn)品系列，PSoC4100系列是基于A(yíng)RM內核的最低成本的PSoC，它將PSoC的靈活性和高集成度引入對成本敏感的大批量生產(chǎn)的產(chǎn)品中。PSoC4200系列擁有速度更快的處理器，更高的ADC采樣速度，以及基于PLD的增強型通用數字模塊(UDB)。以下概括了其主要特性。

●高性能Cortex-M0 CPU內核?；?8 MHz ARM Cortex-M0中央處理器，支持單周期乘法。

●固定功能以及可配置的數字模塊。包括四個(gè)獨立的可支持中央對齊的PWM，支持互補的可編程死區及同步ADC操作;兩個(gè)可工作為SPI/UART/I2C串行通信接口的串行通信模塊(SCB);

●高性能模擬系統。包括一個(gè)支持零開(kāi)銷(xiāo)通道切換功能的12位1 Msps ADC;兩個(gè)支持比較器模式及SAR ADC輸入緩沖功能的運算放大器;兩個(gè)低功耗比較器;一個(gè)電容感應(CapSense)模塊，提供極佳的信噪比和防水功能;兩個(gè)電流數模轉換器(IDAC)。

●高度可編程的數字邏輯。四個(gè)可編程數字邏輯模塊(UDB)，每個(gè)包含兩個(gè)微型的可編程邏輯陣列和一個(gè)8位數據運算單元。

●靈活可編程的內部互連。

基于PSoC4的無(wú)傳感器BLDC控制方案

PSoC4內部集成四個(gè)獨立的可支持中央對齊、互補的可編程死區及同步ADC操作的TCPWM模塊;兩個(gè)支持比較器模式及SAR ADC輸入緩沖功能的運算放大器;可完成同步比較邏輯的可編程數字邏輯模塊(UDB);可自由切換模擬通道的模擬多路選擇器;豐富的片內資源可將主控電路所需芯片集成到一片芯片中，實(shí)現高度集成化。圖4顯示了PSoC4無(wú)傳感器BLDC硬件控制框圖。

圖4 PSoC4無(wú)傳感器BLDC硬件控制框圖相對于其他解決方案，基于PSoC4的無(wú)傳感器BLDC解決方案具有以下特點(diǎn)優(yōu)勢：

1)采用高性?xún)r(jià)比的Cortex-M0內核。Cortex-M0是市場(chǎng)上現有的最小、最節能的ARM處理器，代碼占用空間小，能以8位處理器的價(jià)格獲得32位處理器的性能，可明顯節約系統成本。

2)內部集成兩個(gè)支持比較器模式及可編程數字邏輯模塊(UDB)，配合內部模擬多路選擇器可無(wú)需外部芯片可硬件完成過(guò)零點(diǎn)檢測，減少系統成本。

3)內部集成兩個(gè)低功耗比較器，可用于硬件保護或錯誤信號處理。市場(chǎng)常用解決方案大部分采用外部比較器完成此功能。采用PSoC4可進(jìn)一步減少BOM，降低成本。

4)通過(guò)UDB實(shí)現的LUT表硬件實(shí)現換相邏輯，較軟件方式更加快速可靠。

5)減少PCB空間及BOM成本。由于PSoC4集成了電機控制所需大部分外設及其他豐富的模塊，可實(shí)現高度集成化的設計。

6)靈活的通訊接口。PSoC特殊的可編程架構提供了極為靈活的通訊接口，可滿(mǎn)足各種應用的需求。

基于PSoC4的設計實(shí)例

1)原理圖設計

根據圖4的控制框圖，我們設計了圖5及圖6所示的BLDC控制原理圖。

三相端電壓通過(guò)IO與內部模擬多路選擇器相連，模擬多路選擇器會(huì )根據換相狀態(tài)動(dòng)態(tài)的切換所要采樣的非通電相并連接至片內比較器。片內的比較器與母線(xiàn)電壓的一半比較，輸出信號連接至D觸發(fā)器的輸入端。D觸發(fā)器的的時(shí)鐘信號來(lái)自于數字模塊中的PWM模塊的輸出。這樣通過(guò)D觸發(fā)器可獲得在PWM為高電平的時(shí)刻端電壓與半母線(xiàn)電壓的比較結果。而比較器的翻轉時(shí)刻即是反電勢過(guò)零點(diǎn)。比較器的輸出翻轉時(shí)，可以觸發(fā)中斷，通知CPU作相應的處理。同時(shí)片上的比較器還具有滯回比較的功能。即比較器輸出器自上而下翻轉與自上而下翻轉的電壓并不完全一致，而是有一個(gè)10mV左右的滯回電壓。此功能可以避免比較器輸出受毛刺影響而被誤觸發(fā)。

圖5過(guò)零點(diǎn)檢測原理圖

在過(guò)零點(diǎn)中斷中，CPU可直接通過(guò)控制寄存器控制UDB換相邏輯表LUT直接驅動(dòng)三相全橋電路，完成電機的硬件換相。同時(shí)換相信號也同步輸入至定時(shí)器，完成電機速度檢測。

圖6 PWM及換相邏輯原理圖

2)程序設計

主程序首先初始化和配置PSoC4的內部資源，在主循環(huán)中首先檢測按鍵的啟停命令，執行相應操作。根據圖5及圖6可知，程序主要有三個(gè)中斷：過(guò)零點(diǎn)檢測中斷、換相中斷、速度檢測中斷。在過(guò)零點(diǎn)檢測中斷中，程序主要完成換相延時(shí)的計算及換相定時(shí)器的設定;換相中斷主要完成LUT控制寄存器的操作完成換相邏輯;速度檢測中斷主要完成速度檢測機PI控制。相關(guān)流程圖如圖7所示。

圖7程序流程圖

實(shí)驗結果

在PSoC Creator環(huán)境下編譯工程，并連接PSoC4開(kāi)發(fā)板，三相全橋驅動(dòng)板與BLDC電機，通電后電機可正常運行，圖8顯示了電機運行時(shí)的三相反電動(dòng)勢波形?？梢钥闯?，BLDC運行平穩，反電動(dòng)勢為標準的梯形波。

圖8三相反電動(dòng)勢圖

5.小結

上述實(shí)例介紹了如何在Cypress新一代可編程片上系統芯片PSoC 4平臺上實(shí)現無(wú)傳感器BLDC控制方案。PSoC 4內部獨特的模擬多路選擇器、可編程數字邏輯模塊配合內部比較器模塊可實(shí)現靈活的硬件過(guò)零點(diǎn)檢測方案。同時(shí)PSoC 4內部集成的可編程UDB可將換相邏輯以PLD的形式固化在芯片中，實(shí)現快速可靠的硬件換相。PSoC 4作為Cypress最新推出的產(chǎn)品，針對電機控制做出了富有特色的優(yōu)化。憑借片內豐富的資源及高度的靈活性，用戶(hù)可以輕松設計出高度集成化、低成本、性能優(yōu)越的電機控制方案。