MSP430內部上拉電阻的使用

今天幫助一個(gè)人測試msp430f2002，他又提出了這樣的要求，輸入，msp430內部上拉，我又習慣性的說(shuō)，不行啊，只能輸出可以?xún)炔可舷吕?，他是個(gè)硬件工程師，很是懷疑，其實(shí)我也懷疑。

又仔細看了下430的datasheet。對著(zhù)內部電路一看，我靠，還真是。。作為一個(gè)電信專(zhuān)業(yè)出身的人，居然。。沒(méi)看內部結構就下了那樣的結論，大意了。

上下拉是否開(kāi)啟是否REN寄存器決定的，而上拉還是下拉是由OUT寄存器決定的，在作為輸出時(shí)，隨著(zhù)OUT的高低，自動(dòng)選擇上下拉，作為輸入的時(shí)候，我們也可以人為的付OUT寄存器來(lái)得到上下拉。

下面轉個(gè)上下拉的作用：

/上下拉電阻：

1、當TTL電路驅動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平（一般為3.5V），這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。

2、OC門(mén)電路必須加上拉電阻，以提高輸出的高電平值。

3、為加大輸出引腳的驅動(dòng)能力，有的單片機管腳上也常使用上拉電阻。

4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗，提供泄荷通路。

5、芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。

6、提高總線(xiàn)的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。

7、長(cháng)線(xiàn)傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

上拉電阻阻值的選擇原則包括：

1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。

2、從確保足夠的驅動(dòng)電流考慮應當足夠??；電阻小，電流大。

3、對于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。

綜合考慮以上三點(diǎn)，通常在1k到10k之間選取。對下拉電阻也有類(lèi)似道理。