基于NI智能FPGA板卡的通用數據采集系統設計

摘要：基于NI公司的智能FPGA板卡以及圖形化編程軟件LabVIEW設計并實(shí)現了一種通用數據采集系統。該系統與傳統的數據采集系統相比結構簡(jiǎn)單、開(kāi)發(fā)周期短、可靠性高、實(shí)時(shí)性好，并且對于不同應用場(chǎng)合，在FPGA邏輯單元足夠多的情況下可以很簡(jiǎn)便地依據實(shí)際情況對其做相應調整，具有較強的通用性。

0 引言

數據采集是信號分析和處理的重要環(huán)節，在導彈半實(shí)物仿真過(guò)程中快速可靠的實(shí)驗數據為提高仿真精度發(fā)揮著(zhù)重要的作用。傳統的數據采集系統各種數字、模擬信號相互交織，相應的外圍電路龐大，接口復雜，要占用較大的電路板空間，無(wú)法滿(mǎn)足系統的小型化要求，同時(shí)硬件成本也很高。當系統性能指標發(fā)生變化時(shí)，相應的功能電路和與之對應的隔離、濾波等電路以及相關(guān)程序都要改變。這種牽一發(fā)而動(dòng)全身的結構導致系統的可擴展性比較低，系統的通用性比較差。另一方面，早期數據采集系統多是基于復雜可編程邏輯器件(CPLD)設計的，數據的采樣速度和精度都不是很高。

隨著(zhù)集成電路技術(shù)的發(fā)展，NI公司的FPGA板卡以其IO引腳多、片內資源豐富、結構靈活、具有嵌入式控制器的特點(diǎn)獲得了越來(lái)越多的應用，其納秒級的速度可以較大地提高數據采樣的速度和精度。因此，基于NI公司FPGA板卡的數據采集系統和傳統的數據采集系統相比更能實(shí)時(shí)、快速地監測信號量的變化。而且該系統結構簡(jiǎn)單、開(kāi)發(fā)周期短、可靠性高、實(shí)時(shí)性好，能夠完成導彈半實(shí)物仿真的數據采集任務(wù)，具有較強的通用性。

1 系統方案設計

設計該數據采集系統的主要目的是在導彈半實(shí)物仿真系統中采集導彈的舵信號，將其傳給上位機進(jìn)行運算和仿真。該系統的可擴展性比較好，可以靈活地適應不同的應用場(chǎng)合，具有較強的通用性。

系統結構圖如圖1所示，系統實(shí)物圖如圖2所示，將具有數據采集功能和數據通信功能的前端接口電路板卡集成在一個(gè)機箱里面，連接在同一塊背板上由獨立電源統一供電。背板上的四個(gè)接口通過(guò)NI公司專(zhuān)用數據線(xiàn)和安裝在工控機里面的FPGA板卡相連接。通過(guò)FPGA板卡與LabV IEW圖形化編程開(kāi)發(fā)平臺，實(shí)現工控機與半實(shí)物硬件系統之間的數據采集和控制信號的傳輸。NI公司FPGA板卡的I/O端口從C0～C3共分為四個(gè)接口，每個(gè)接口40個(gè)端口。通過(guò)LabVIEW平臺進(jìn)行設置可以方便地自由支配、定義任何一個(gè)端口的read/write功能，很好地解決了高速數據采集系統的控制問(wèn)題。也可以由FPGA板卡向前端接口電路提供統一的時(shí)鐘信號和命令字，使不同功能的電路板卡同步進(jìn)行數據操作。

由碼盤(pán)、旋轉變壓器/自整角機等傳感器測量到的舵偏角信息輸入系統之后，按照相應的功能需要接入不同的前端接口板卡進(jìn)行光耦隔離或者經(jīng)過(guò)濾波、放大等處理，經(jīng)由機箱背板電路到達FPGA端口。通過(guò)FPGA分析和處理的信號之后再被傳入上位機中進(jìn)行存儲、分析、計算、顯示等處理。

在FPGA的邏輯單元足夠的情況下，對于不同的應用場(chǎng)合可以很簡(jiǎn)便地通過(guò)增刪不同功能的前端接口電路板實(shí)現相應的使用要求，從而不會(huì )對系統的其他部分產(chǎn)生影響。因此，該系統的可擴展性比較好，可以靈活地適應不同的應用場(chǎng)合，具有較強的通用性。

2 硬件設計

以前端接口板a的實(shí)現為例，其主要構成為16位的D/A轉換器DAC7731模塊、14位A/D轉換器TLC3574模塊及其他輔助電路。

2.1 D/A轉換電路

DAC7731為16位的數字模擬轉換芯片，其內部提供+10 V的參考電壓。將其模擬量輸出通過(guò)引腳設置為-10～+10 V的電壓范圍。DAC7731具有帶雙緩沖的標準三線(xiàn)SPI串行接口，允許模擬輸出的異步更新。如圖3所示，它還有一個(gè)串行數據輸出線(xiàn)以實(shí)現多片DAC7731的鏈接。系統工作時(shí)由LabVIEW圖形化編程開(kāi)發(fā)平臺通過(guò)FPGA生成和發(fā)送DAC7731芯片的SPI接口和時(shí)序控制信號，通過(guò)SDI信號依次將需要轉換的數據以從最后一片到第一片的順序發(fā)送給每片DAC7731，之后通過(guò)

和LADC信號實(shí)現多片DAC7731的同步轉換輸出。

2.2 A/D轉換電路

綜合考慮系統的分辨率、通道數、采樣率、采樣范圍和接口等要求，系統的ADC選用TI公司的14位8通道高性能逐次逼近型模數轉換器TLC3574。該器件工作頻率高達25 MHz，采用偽差分的模擬輸入電路，將采樣信號的動(dòng)態(tài)范圍擴展為±10V，其內含的采樣和保持功能使得外圍電路大為簡(jiǎn)化。在輸出接口上，該器件采用SPI/DSP兼容的串行接口方式，從而極大地減少了接口的連線(xiàn)數量。A/D轉換電路原理如圖4所示，由FPGA生成TLC3574的SPI接口和時(shí)序信號，控制其將外部的模擬信號轉換后輸入到FPGA，進(jìn)行相應的計算和處理。由于TLC3574片內沒(méi)有電壓基準，可選用TI公司的三端可凋分流基準源TL431組成外圍電路為其提供一個(gè)高精度的4 V電壓基準。

考慮到信號的阻抗匹配需要，ADC的輸入前端需要有一個(gè)緩沖運放，其性能必須與ADC的性能相匹配，否則會(huì )影響和限制ADC的性能。在數據采集過(guò)程中如果信號的變化幅度比較大，則需要根據信號的變化相應調整放大器的增益。否則，單一的增益放大會(huì )使得放大后的信號幅值很有可能超過(guò)ADC的轉換量程。這里所采集的信號其變化幅度不是很大，采用TI公司高轉換率的輸入端運算放大器TL084就可以滿(mǎn)足系統的使用要求。

2.3 數字量輸入/輸出設計

直接將通用背板的FPGA端口引到前端接口板，根據測試對象的接口電路，如27 V/開(kāi)、地/開(kāi)等形式，選擇繼電器、OC門(mén)、光耦隔離等方式，實(shí)現數字量的輸入和輸出。

2.4 串口電路設計

由于FPGA板卡具有便利的輸入輸出控制功能，利用FPGA板卡可以很方便的通過(guò)連接不同的接口芯片選擇相應的串口模式。MAX490是低功耗收發(fā)器，用于RS 485與RS 422通信。它具有一個(gè)驅動(dòng)器和一個(gè)接收器，驅動(dòng)器擺率不受限制，可以實(shí)現最高2.5 Mb/s的傳輸速率。驅動(dòng)器具有短路電流限制，并可以通過(guò)熱關(guān)斷電路將驅動(dòng)器輸出置為高阻狀態(tài)，防止過(guò)度的功率損耗。接收器輸入具有失效保護特性，當輸入開(kāi)路時(shí)，可以確保邏輯高電平輸出。如圖5所示，通過(guò)連接低功耗收發(fā)器MAX490可以實(shí)現RS 422通信，而改接SP3223芯片后就可以實(shí)現RS 232通信，區別只是在于FPGA中建立的UART邏輯模塊有所不同，進(jìn)一步顯示了系統良好的通用性。

2.5 電氣隔離設計

由于該系統為模擬/數字混合信號系統，電路中的噪聲會(huì )對數模和模數轉換精度造成影響，因此在電路的實(shí)現上應該對板卡芯片進(jìn)行降噪和隔離保護，這樣既避免了不同信號之間的相互影響，提高了系統的共模抑制能力，也使得一些比較昂貴的芯片不會(huì )因為外部信號的不穩定而燒毀。

傳統的隔離方式是對每個(gè)通道都使用電容耦合模擬隔離芯片ISO124等進(jìn)行隔離。這類(lèi)隔離方式其輸入和輸出分別由兩組直流電源供電，而且存在較大的漂移，輸出信號通常存在紋波，尤其當信號比較小時(shí)，輸出的相對誤差會(huì )增大。因此，還需要對輸出信號進(jìn)行濾波、調零等調理措施，使得系統電路比較復雜。

光電耦合器性能優(yōu)越，具有良好的抗干擾能力，因而被廣泛地應用于輸入和輸出信號的電氣隔離。使用HCPL2630等高速光耦進(jìn)行光耦隔離，只需要一組直流供電電源，電路十分簡(jiǎn)單。其良好的電絕緣能力和抗干擾能力使得模擬地和數字地分開(kāi)，消除了共模電壓影響。系統選用串行而非并行的ADC和DAC，只需要隔離三路的SPI總線(xiàn)數字信號，這樣進(jìn)一步簡(jiǎn)化了電路設計。

3 軟件設計

3.1 FPGA邏輯

FPGA智能板卡是整個(gè)數據采集系統的核心，由其產(chǎn)生和發(fā)送DAC與ADC的SPI接口和工作時(shí)序。其內部的邏輯單元主要包括：DAC控制器、ADC控制器、接口單元等。DAC和ADC控制器是FPGA內部的主要執行單元，它按照DAC和ADC工作時(shí)序進(jìn)行相應的工作。

DAC控制器：對于發(fā)送過(guò)程，在建立周期，DAC控制器初始化控制信號CS(置“1”);在命令周期，使能CS信號(置“0”)，同時(shí)按照時(shí)鐘節拍，將16 b命令字以串行方式發(fā)送至DAC;在采樣周期，對CS信號進(jìn)行保持;轉換周期，置位CS信號(置“1”);對于接收過(guò)程，在建立周期LDAC處于鎖定狀態(tài)(置“1”);在接收周期，以串行方式接收上次轉換的16 b數據;在存儲周期，控制器將LADC置“0”，改變寄存器內容;在空閑周期，復位LADC(置“1”)恢復寄存器的鎖定狀態(tài)。

ADC控制器：對于發(fā)送過(guò)程，在建立周期，ADC控制器初始化控制信號CS(置“1”);在命令周期，使能CS信號(置“0”)，同時(shí)按照時(shí)鐘節拍，將16 b命令字以串行方式發(fā)送至ADC;在采樣周期，對CS信號進(jìn)行保持;在轉換周期，置位CS信號(置“1”)，并載入下一通道的命令字，同時(shí)，計算下一次接收數據的存儲地址。對于接收過(guò)程，在建立周期，控制器清零各接收寄存器，同時(shí)復位內部RAM的寫(xiě)信號WR(置“0”);在接收周期，控制器按照時(shí)鐘節拍，接收ADC上一次轉換的14 b串行數據;在存儲周期，控制器使能WR信號(置“1”)，并將接收到的數據寫(xiě)入ADC通道對應的RAM單元;在空閑周期，控制器復位WR信號(置“0”)。

3.2 LabVIEW程序設計

根據FPGA內部的邏輯單元結構和功能，通過(guò)NI公司的LabVIEW圖形化編程開(kāi)發(fā)平臺對上述邏輯進(jìn)行了設計，并進(jìn)行了功能仿真。給出ADC控制器LabVIEW程序實(shí)現，如圖6所示。

NI公司的LabVIEW圖形化編程開(kāi)發(fā)平臺具有一系列的優(yōu)點(diǎn)，它不同于VHDL等基于時(shí)序的語(yǔ)言，而是一種基于信號流向的語(yǔ)言，程序運行過(guò)程和真實(shí)硬件電路運行原理相似，用LabVIEW編程的過(guò)程就像設計電路圖一樣。另外它有不需要預先編譯就存在語(yǔ)法檢查和調試過(guò)程使用的數字探針，其豐富的函數、數值分析、信號處理和設備驅動(dòng)等功能，都是十分優(yōu)越的。LabVIEW將廣泛的數據采集、分析與顯示功能集中在了同一個(gè)環(huán)境中，可以在自己的平臺上無(wú)縫地集成一套完整的應用方案。

將由LabVIEW圖形化編程開(kāi)發(fā)平臺通過(guò)FPGA生成的正弦信號經(jīng)D/A電路輸出，經(jīng)過(guò)A/D電路進(jìn)行采集。分別選定四路不同的D/A通道和A/D通道進(jìn)行輸出和輸入顯示，圖形一致，程序運轉正常，波形顯示清晰。限于DAC和ADC轉換速度，采集到的波形存在著(zhù)微小的相位延遲。如圖7所示。

4 結語(yǔ)

基于NI公司FPGA板卡設計和實(shí)現的通用數據采集系統原理簡(jiǎn)單，易于實(shí)現。該系統可靠性、實(shí)時(shí)性、快速性比較好，使得數據處理能力得到了極大的提高，可完全勝任大容量、高精度數據的高速采集。對于采集到的信號可以進(jìn)行實(shí)時(shí)處理或保存，也可通過(guò)串行口將其送至上位機進(jìn)行后續分析處理。對于不同應用場(chǎng)合，在FPGA的邏輯單元足夠的情況下可以很簡(jiǎn)便地依據實(shí)際情況對其做相應調整，具有較強的通用性，實(shí)用價(jià)值比較高。