TMS570處理器NHET功能的直流無(wú)刷電機測速設計

引言

在直流無(wú)刷電機(BLDC)控制系統中，對電機轉速的測量是一項重要且關(guān)鍵的問(wèn)題。目前存在多種測速手段：利用編碼器測速、利用霍爾(HALL)信號測速、利用電機反向電動(dòng)勢測速等等。其中，利用編碼器測速方法的優(yōu)點(diǎn)可以達到高分辨率的要求，但需增加成本和體積;利用電機反向電動(dòng)勢測速的優(yōu)點(diǎn)是無(wú)需提供額外硬件接口，缺點(diǎn)是測速軟件算法復雜。本文介紹了一種利用HALL信號、基于TMS570處理器NHET功能的BLDC測速軟件設計方案，此方案可實(shí)現速度測量精度和軟硬件復雜程度之間的平衡，同時(shí)在軟件設計過(guò)程中采用提高可靠性的算法確保速度測量的可靠和準確。

1 TMS570處理器及NHET功能簡(jiǎn)介

TMS570系列處理器是TI公司推出的一種面向高性能交通運輸領(lǐng)域的安全MCU，該系列MCU基于A(yíng)RMCortex—R4F內核架構，具有較高的性能并滿(mǎn)足IEC61508SIL-3的安全要求，主要應用于汽車(chē)工業(yè)，如剎車(chē)防抱死系統(ABS)、電助力轉向(EPS)、HEV/EV逆變器系統。

TMS570系列處理器集成了第4代高端定時(shí)器(NHET)，NHET使用高分辨率硬件通道并提供針對實(shí)時(shí)環(huán)境下的精確周期、脈沖測量功能、輸出比較功能、PWM功能。NHET采用獨立的指令結構和“時(shí)序決議循環(huán)”機制使時(shí)間分辨率達到ns級別，完全滿(mǎn)足各種高精度時(shí)間測量應用需要，其內部集成可編程的抑制濾波器，確保測量數據的可靠性要求。

2 BLDC測速硬件接口設計

測速硬件結構示意圖如圖1所示。BLDC硬件測速接口設計較為簡(jiǎn)單，將HALL信號進(jìn)行數字隔離后，直接接入TMS570的NHET引腳即可，將3個(gè)HALL信號同時(shí)引入NHET進(jìn)行測速是一種硬件冗余設計，其目的是提高BLDC速度測量的可靠性，防止由于單通道HALL輸入信號失效導致整個(gè)測速功能無(wú)法完成的情況發(fā)生。

HALL信號輸入采用DC 12 V電平，經(jīng)數字隔離后輸出DC 3.3 V電平，直接作為MCU輸入。當BLDC轉動(dòng)時(shí)，HALL信號的時(shí)序與相位關(guān)系如圖2所示。

由圖2可知：BLDC轉速可通過(guò)測量單個(gè)HALL信號的頻率計算得出，BLDC轉速(RPM，轉/分鐘)與HALL信號頻率(fFO，Hz)、BLDC磁極對數(Poles)之間的關(guān)系式為：

3 NHET測速軟件設計

NHET測速軟件的核心測速代碼采用獨立的指令結構和時(shí)序決議機制實(shí)現，NHET采用精簡(jiǎn)指令集(RISC)結構，包含22條指令，使用NHET匯編器將指令代碼生成C語(yǔ)言結構的代碼，需在運行之前由應用程序拷貝到NHET RAM中，NHET匯編器同時(shí)生成.h文件，由應用程序對測量數據進(jìn)行訪(fǎng)問(wèn)，時(shí)序機制如圖3所示。

NHET時(shí)鐘由VCLK2驅動(dòng)，每個(gè)VCLK2周期稱(chēng)為一個(gè)“時(shí)隙”(Time slot)，將VCLK2進(jìn)行高分辨率分頻(High Res.clock)和循環(huán)分頻(Loop Res.clock)后得到高分頻時(shí)鐘、循環(huán)分頻時(shí)鐘，這兩個(gè)時(shí)鐘的周期為：

在此程序循環(huán)中包含1～N條NHET指令。由于不同的指令代碼執行時(shí)間不同，在設計時(shí)應注意程序循環(huán)內所有代碼執行時(shí)間的和不能超過(guò)一個(gè)循環(huán)分頻時(shí)鐘周期。由上文所述，利用BLDC的霍爾信號測量轉速，即測量霍爾信號的周期，使用NHET指令集中的PCNT指令實(shí)現，PCNT指令捕捉NHET輸入引腳信號的邊沿并使用高分辨率時(shí)鐘進(jìn)行周期計數，將周期時(shí)間數據存儲在內部寄存器中供應用程序讀取，以PCNT指令捕獲輸入脈沖信號時(shí)間為例，指令執行邏輯及時(shí)序如圖4所示。

圖4中①～③含義如下：

①當檢測到輸入引腳的上升沿后，HR計數器開(kāi)始由零進(jìn)行加計數，當計數器滿(mǎn)后，向指令數據區加1，并從0重新開(kāi)始計數;

②當檢測到輸入引腳的下降沿后，將HR計數器內的數據存入捕獲寄存器(HR capt.reg);

③PCNT指令在同步輸入信號(Input pin sync’d)由低變高后開(kāi)始執行，在該信號由高變低后，得到數據區數據(lr_data)和捕獲寄存器內的數據(hr_data)之和即為脈沖時(shí)間。

HALL信號的周期為HALL輸入信號的上升沿到下降沿或下降沿到上升沿的時(shí)間，編寫(xiě)PCNT指令參數如下：

其中每一條指令對應一個(gè)通道的HALL輸入信號，當指定引腳(pin)測量到一個(gè)完整的HALL周期后，產(chǎn)生一個(gè)NHET指令中斷(irq=ON)，信號觸發(fā)的類(lèi)型(type)包括上升沿到上升沿(RISE2 RISE)和下降沿到下降沿(FALL2FALL)兩種，使用不同的信號觸發(fā)類(lèi)型測量HALL信號周期的目的是通過(guò)簡(jiǎn)單的軟件代碼異構保證測量結果的可靠性。

當VCLK2時(shí)鐘為70 MHz時(shí)，選取高分頻為7，循環(huán)分頻為8，可得

為防止HALL信號因外界干擾產(chǎn)生的測量結果誤差，除了使用NHET自身帶有的硬件抑制濾波器外，在軟件的設計過(guò)程中也應加入適當的濾波處理，保證測量結果的準確、可靠，使用一個(gè)系數為0.75的單極性I2R低通濾波器的C語(yǔ)言代碼如下：

new_speed=((old_speed*3U)+new_speed)>>2U;

//新測得的速度占測量結果的1/4

為提高測速軟件的可靠性，軟件采用結構容錯的設計思路進(jìn)行設計，由于測速硬件采用3通道冗余采集HALL輸入信號，軟件采用N版本程序設計方案。N版本程序設計是指對于一個(gè)給定的功能，由N(N>2)個(gè)不同的設計組獨立編制出N個(gè)不同的程序，然后通過(guò)運行N個(gè)不同的程序得出結果并進(jìn)行比較，輸出正確的數據?；赥MS570 NHET功能測速軟件N版本程序設計基本結構如圖5所示。

結語(yǔ)

本文提出了一種基于TMS570系列處理器NHET功能的直流無(wú)刷電機測速軟件設計方案，其中包括NHET測速原理介紹和代碼實(shí)現、對測量結果的軟件濾波算法設計、基于N版本軟件容錯設計方法提高軟件可靠性。該測速方案已應用在采用TMS570LS20216處理器的自動(dòng)門(mén)控制單元硬件之上，實(shí)際測試和應用的結果表明該方案切實(shí)可行。