<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 基于DSP和FPGA的水聲定位系統主控機設計

基于DSP和FPGA的水聲定位系統主控機設計

作者: 時(shí)間:2016-10-16 來(lái)源:網(wǎng)絡(luò ) 收藏

近年來(lái),海洋開(kāi)發(fā)日益影響人們的生活和國家社會(huì )的發(fā)展。海洋油氣開(kāi)發(fā)、海底光纜工程、海底礦產(chǎn)資源探測等等都離不開(kāi)水下聲學(xué)定位的支持。目前廣泛采用的水下目標定向系統是合作目標定向系統,合作目標定向系統可分為合作目標、聲傳感器陣列、信號處理和數據處理等部分。合作目標即是被測量的目標,但它能發(fā)射用于測量的合作信號。聲傳感器陣列在空間布設成一定的幾何形狀,對合作信號進(jìn)行取樣,獲得目標的原始數據。信號處理部分把接收到的采樣信號,轉變成能反映目標聲場(chǎng)特征的有用信號,形成觀(guān)測數據。上述系統中信號處理和數據處理部分是定位系統的核心部分,本文提出一種水下合作目標定向系統的數字信號處理硬件平臺解決方案以及基于該平臺的聲學(xué)定位算法的硬件實(shí)現方案,該平臺采用為主要芯片,具有體積小、實(shí)時(shí)性強等特點(diǎn)。

本文引用地址:http://dyxdggzs.com/article/201610/308370.htm

1 硬件總體設計方案

1.1 硬件工作原理

該數字信號處理硬件平臺應用于水下應答器的定位系統中,具有4路模擬信號輸入和1路模擬信號輸出。系統工作時(shí),主控機獲得通過(guò)網(wǎng)絡(luò )接口獲得上位機(PC)一組命令輸出一組經(jīng)過(guò)編碼的模擬信號,相應的應答器發(fā)送一組固定頻率脈沖信號,主控機通過(guò)計算四元十字陣接收到的4路模擬信號可以得到應答器的方位距離信息,同時(shí)主控機通過(guò)RS232接口和艦載MCU通信獲得GPS數據、運動(dòng)參考單元等信息。主控機最后將計算得出的信息及串口接收到的信息傳給上位機。

1.2 硬件框圖

系統硬件框圖如圖1所示。根據水下應答器定位的處理任務(wù)及實(shí)時(shí)性要求,選用美國亞德諾半導體技術(shù)有限公司(Analog Device Inc,ADI)的TigerSHARC系列ATS201作為主處理器。它能夠對4路A/D同步采集的模擬信號進(jìn)行有限沖擊響應(Finite Impulse Response,FIR)濾波、副本相關(guān)、快速傅里葉變換等運算,檢測出有用信號,精確估計信號時(shí)延并得出應答器方位距離信息,最終將計算結果通過(guò)網(wǎng)絡(luò )接口上傳給上位機,實(shí)現目標的定位。

基于DSP和FPGA的水聲定位系統主控機設計

2 系統設計

2.1 高速信號處理器ADSPTS201芯片簡(jiǎn)介

ADSPTS201 TigerSHARC DSP是一款性能極高的靜態(tài)超標量處理器,其內核工作頻率高達600 MHz,具有24 Mbit的片內存儲,專(zhuān)對大的信號處理任務(wù)和通信結構進(jìn)行優(yōu)化。一

個(gè)指令周期僅需1.6 ns,且DSP每周期能夠執行多達4條指令,24個(gè)16位定點(diǎn)運算和6個(gè)浮點(diǎn)運算。4條相互獨立的128位寬度的內部數據總線(xiàn),每條總線(xiàn)分別連接6個(gè)4 Mbit內部存儲器塊中的1個(gè),提供四字的數據、指令及I/O訪(fǎng)問(wèn)和33.6 GB/s的內部存儲器寬度。

2.2 FLASH接口電路設計

ADSP TS20X系列處理器支持多種程序引導加載方式:1)EPROM引導方式通過(guò)處理器外部總線(xiàn)進(jìn)行程序引導和加載:2)主機引導方式通過(guò)主機或者將其他處理器作為主機,實(shí)現處理器的程序引導和加載;3)鏈路口引導方式通過(guò)處理器的鏈路口實(shí)現程序的引導和加載;4)非引導方式通過(guò)外部不同的Strap信號,從內部存儲器的不同地址開(kāi)始執行程序。

本系統采用第一種引導方式,外部存儲器選擇富士通公司的FLASH器件MBM29LV400TC,連接方式如圖2所示。

基于DSP和FPGA的水聲定位系統主控機設計

ADSPTS201的FLASH加載方式比較容易實(shí)現。在DSP復位期間,通過(guò)確實(shí)引腳BMS信號,確認FLASH加載方式。ADSPTS201對FLASH的少些也比較容易實(shí)現,硬件配置好之后只要將加載程序通過(guò)編譯生成的.ldr文件通過(guò)外部總線(xiàn)寫(xiě)入外部存入空間中即可。

2.3 網(wǎng)絡(luò )接口電路設計

系統與上位機PC的交流是通過(guò)網(wǎng)口的方式實(shí)現,本系統的網(wǎng)口采用DSP直接控制,網(wǎng)口芯片選用W5300。W5300是WIZnet公司的單芯片器件,采用0.18μmCMOS工藝,內部集成10/100M以太網(wǎng)控制器、MAC層協(xié)議和TCP/IP協(xié)議棧,主要應用于高集成、高穩定、高性能和低成本的嵌入式系統中。

本系統中采用TCP的方式進(jìn)行通信,在通信前進(jìn)行握手保證下發(fā)的命令和上傳的數據能夠實(shí)時(shí)的傳送。上位機向下發(fā)送命令和參數時(shí),因為可以采用中斷的方式進(jìn)行,可以有

效的節約可編程輸入輸出口FLAG口(ADSPTS201只有4個(gè)FLAG口FLAG0—FLAG3)。

2.4 電源設計

ADSPTS201處理器要求有多個(gè)電源:VDD(內部)、VDD_A(模擬PLL)、VDD_IO(外部IO)以及VDD_DRAM。其中對電源VDD濾波可以得到VDD_A。因為本系統選用時(shí)鐘頻率是600MHz,所以需要3種電壓值,分別是:1.2 V(典型電流2.9 A)、1.6 V(最大電流0.43 A)、2.5 V(典型電流0.15 A)。

系統輸入電壓是5 V,考慮到1.2 V需要的電流較大(的內核電壓也是1.2 V),為了減少電源復雜度,采用一個(gè)DC/DC器件單獨供電,這里選用TI公司的TPS54612器件,輸入電壓是3~6 V,輸出電流可達到6 A,滿(mǎn)足系統要求。對于1.6 V和2.5 V,電流要求比較低,分別選用TI公司TPS55386和TPS72516器件,可以滿(mǎn)足系統要求。

另外,因為ADSPTS201的內核電壓1.2 V的工作電流較大,達到了3 A,為了保證處理器能夠正常工作,必須給TS201安裝散熱裝置如散熱片等。

3 系統設計

由于A(yíng)DSPTS201處理器的偏重于信號處理,控制能力較弱,所以本系統FPGA基本完成了所有邏輯控制、外部接口、外部通信的功能。而對于FPGA而言,這些工作都能夠輕松勝任,同時(shí)也能夠讓DSP專(zhuān)注于信號處理任務(wù)本系統選擇的是Altera公司的CycloneⅢ系列FPGA。

3.1 ADC模塊設計

本系統的AD轉換接口采用ADI公司AD7985芯片,采樣頻率可達到2.5 Msps,采樣精度即數據位數為16 bit,采用的SPI接口。

FPGA中,首先將AD采集到的串行數據轉換成并行數據存入雙口RAM,當雙口RAM半滿(mǎn)和全滿(mǎn)時(shí)分別發(fā)送一次IRQ0中斷,完成一次乒乓緩存,保證了ADC能夠一直保持采集狀態(tài)的同時(shí)處理器能夠有足夠時(shí)間進(jìn)行數據的處理,使系統具有實(shí)時(shí)性。同時(shí)ADC控制器寄存器映射到DSP某一地址上,啟動(dòng)/停止AD轉換,其系統框圖如圖3所示。

基于DSP和FPGA的水聲定位系統主控機設計

3.2 DAC模塊設計

本系統的DAC器件選用的ADI公司的AD5664,采用SPI接口,串行時(shí)鐘可以達到70 MHz,精度是16 bit。

FPGA中的DAC邏輯接口的主要功能是將DSP寫(xiě)入FPGA的發(fā)射信號的組號信息,然后通過(guò)查表得到寫(xiě)入DAC寄存器的16位并行數據,保證DAC器件通過(guò)D/A轉換產(chǎn)生所需組號對應的信號。

3.3 PGA放大模塊設計

數字量控制增益的放大器也比較多,但是帶寬及增益能夠滿(mǎn)足的要求比較少,單片增益無(wú)法達到60 dB,因此需要兩片可編程增益放大器級聯(lián)以實(shí)現60 dB的可變增益。選擇可編程增益放大器還必須考慮前級濾波器輸出為雙極性信號,而后級的ADC要求為單極性輸入。因此綜合考慮,選擇PCA113和PGA103級聯(lián),實(shí)現系統的可變增益要求。

PGA103是通用型可編程增益放大器,由兩個(gè)CMOS/TTL兼容的輸入進(jìn)行數字編程選擇,增益為1、10或100。PGA113可提供1、2、5、10、20、50、100以及200等范圍增益,采用SPI寫(xiě)入命令字控制。

FPGA中放大增益的控制采用AGC的方式,首先設置一個(gè)默認倍數,將ADC采集的數據存入DSP,計算其信號的能量,通過(guò)對比實(shí)驗室數據,DSP將需要的倍數寫(xiě)入FPGA建立的相應的寄存器,最后通過(guò)SPI接口和控制線(xiàn)寫(xiě)入PGA113和PGA103,實(shí)現可編程放大的功能。

4 系統驗證與結論

將本系統和應答器合作,在消聲水池進(jìn)行試驗,將TS201處理器計算所得到的數據與MATLAB環(huán)境下的計算結果進(jìn)行對比,如圖4所示,可看出理論的互相關(guān)峰值和計算得出的互相關(guān)峰值是一致的,證明該計算結果的準確性。

基于DSP和FPGA的水聲定位系統主控機設計

5 結束語(yǔ)

文中闡述了基于DSP+PGA的水聲定位系統主控機設計,并且實(shí)現了產(chǎn)生不同組號發(fā)射信號以及對4路接收通道信號的計算,成功的計算出了合作目標的方位信息,具有實(shí)際的工程價(jià)值。



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>