降低噪聲與電磁干擾的PCB設計竅門(mén)

電子設備的靈敏度越來(lái)越高，這要求設備的抗干擾能力也越來(lái)越強，因此PCB設計也變得更加困難，如何提高PCB的抗干擾能力成為眾多工程師們關(guān)注的重點(diǎn)問(wèn)題之一。本文將介紹PCB設計中降低噪聲與電磁干擾的一些小竅門(mén)。

下面是經(jīng)過(guò)多年設計總結出來(lái)的，在PCB設計中降低噪聲與電磁干擾的24個(gè)竅門(mén)：

(1) 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。

(2) 可用串一個(gè)電阻的辦法，降低控制電路上下沿跳變速率。

(3) 盡量為繼電器等提供某種形式的阻尼。

(4) 使用滿(mǎn)足系統要求的最低頻率時(shí)鐘。

(5) 時(shí)鐘產(chǎn)生器盡量近到用該時(shí)鐘的器件。石英晶體振蕩器外殼要接地。

(6) 用地線(xiàn)將時(shí)鐘區圈起來(lái)，時(shí)鐘線(xiàn)盡量短。

(7) I/O 驅動(dòng)電路盡量近印刷板邊，讓其盡快離開(kāi)印刷板。對進(jìn)入印制板的信號要加濾波，從高噪聲區來(lái)的信號也要加濾波，同時(shí)用串終端電阻的辦法，減小信號反射。

(8) MCD 無(wú)用端要接高，或接地，或定義成輸出端，集成電路上該接電源地的端都要接，不要懸空。

(9) 閑置不用的門(mén)電路輸入端不要懸空，閑置不用的運放正輸入端接地，負輸入端接輸出端。

(10) 印制板盡量，使用45 折線(xiàn)而不用90 折線(xiàn)布線(xiàn)以減小高頻信號對外的發(fā)射與耦合。

(11) 印制板按頻率和電流開(kāi)關(guān)特性分區，噪聲元件與非噪聲元件要距離再遠一些。

(12) 單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線(xiàn)、地線(xiàn)盡量粗，經(jīng)濟是能承受的話(huà)用多層板以減小電源，地的容生電感。

(13) 時(shí)鐘、總線(xiàn)、片選信號要遠離I/O 線(xiàn)和接插件。

(14) 模擬電壓輸入線(xiàn)、參考電壓端要盡量遠離數字電路信號線(xiàn)，特別是時(shí)鐘。

(15) 對A/D 類(lèi)器件，數字部分與模擬部分寧可統一下也不要交叉。

(16) 時(shí)鐘線(xiàn)垂直于I/O 線(xiàn)比平行I/O 線(xiàn)干擾小，時(shí)鐘元件引腳遠離I/O 電纜。

(17) 元件引腳盡量短，去耦電容引腳盡量短。

(18) 關(guān)鍵的線(xiàn)要盡量粗，并在兩邊加上保護地。高速線(xiàn)要短要直。

(19) 對噪聲敏感的線(xiàn)不要與大電流，高速開(kāi)關(guān)線(xiàn)平行。

(20) 石英晶體下面以及對噪聲敏感的器件下面不要走線(xiàn)。

(21) 弱信號電路，低頻電路周?chē)灰纬呻娏鳝h(huán)路。

(22) 信號都不要形成環(huán)路，如不可避免，讓環(huán)路區盡量小。

(23) 每個(gè)集成電路一個(gè)去耦電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容。

(24) 用大容量的鉭電容或聚酷電容而不用電解電容作電路充放電儲能電容。使用管狀電容時(shí)，外殼要接地。