FinFET 技術(shù)中的電路設計：演進(jìn)還是革命?

所有大型晶圓代工廠(chǎng)都已宣布 FinFET 技術(shù)為其最先進(jìn)的工藝。Intel 在 22 nm 節點(diǎn)上采用該晶體管¹，TSMC 在其 16 nm 工藝上使用²，而 Samsung 和 GlobalFoundries 則將其用于 14 nm 工藝中³。與所有新工藝一樣，對于 IC 設計人員來(lái)說(shuō)最重要的問(wèn)題是“這對我意味著(zhù)什么?”新的,更小的工藝意味著(zhù)設計人員將可獲益于更低的功耗、更高的面積利用率以及源自半導體縮放的其他傳統的改善。但除了這些優(yōu)勢外，還存在著(zhù)一定的學(xué)習成本，以了解新的設計規則、參數差異，以及必須實(shí)施才能在新節點(diǎn)進(jìn)行設計的新方法或改進(jìn)的方法。目前為止，收益總能證明成本的價(jià)值所在。對 FinFET 來(lái)說(shuō)也是這樣嗎?

與其他所有新技術(shù)一樣，FinFET 工藝包含一種與學(xué)習如何使用其進(jìn)行設計相關(guān)的成本。由于 FinFETs 是一種完全不同的晶體管，問(wèn)題變成，這種改變是漸進(jìn)的(典型學(xué)習成本)還是革命性的(顯著(zhù)學(xué)習成本)。答案取決于你的觀(guān)點(diǎn)…

漸進(jìn)

首先要記住的是，對于大多數晶圓代工廠(chǎng)來(lái)說(shuō)，16 nm 和 14 nm 的后道工序 (BEOL) 結構與 20 nm 節點(diǎn)的一樣。20 nm 采用了雙重曝光 (DP)4，對設計和制造界產(chǎn)生了極大影響。DP 推動(dòng)了設計流程的變化，是 EDA 工具在設計、驗證、寄生參數提取和分析方面變化的催化劑。

幸運的是，DP 的挑戰就發(fā)生在最近。三重曝光或多重曝光業(yè)已到來(lái)，但并非用于現有的 FinFET 工藝。由于 BEOL 與 20 nm 相同，設計人員最需學(xué)習并了解前道工序 (FEOL) 幾何形狀的變化。圖 1 是具有單“鰭片”的 FinFET 器件圖示，當然大部分 FinFET 器件都有多鰭片。

圖 1：?jiǎn)?ldquo;鰭片”FinFET。(信息來(lái)源：GLOBALFOUNDRIES)

第一次看到這些器件時(shí)，大部分設計人員會(huì )問(wèn)以下問(wèn)題：

1. 如何設計?

2. 一個(gè)器件應包含多少鰭片?

3. 鰭片尺寸/間距應該是多少?

4. 如何獲取所需信息來(lái)了解幾何形狀與電氣性能的折衷方案?

這些都是棘手的問(wèn)題!通常，設計人員，尤其是數字設計人員，在權衡晶體管結構和電氣性能時(shí)將寬度、長(cháng)度和面積作為參數進(jìn)行考量。FinFET 設計的性質(zhì)可能極大地改變這一切。幸運的是，大多數晶圓代工廠(chǎng)已考慮到這一點(diǎn)，并為FinFET 工藝開(kāi)發(fā)了一種與 20nm 及以上工藝相同的設計方法。

沒(méi)錯，對于這第一代 FinFET，設計人員沒(méi)有設計/開(kāi)發(fā)鰭片(除非是 SRAM 設計人員)。如同之前的節點(diǎn)，IC 設計人員將會(huì )通過(guò)定義器件的寬度、長(cháng)度和面積來(lái)設計晶體管。設計、驗證、提取和分析工具將根據晶圓代工廠(chǎng)的規范將版圖分解為鰭片，然后執行必要的分析來(lái)進(jìn)行物理驗證、參數和寄生計算，甚至是執行幾何形狀填充和電路仿真。

通過(guò)這些 EDA 創(chuàng )新，如果你是即將采用 FinFET 工藝的數字設計人員且最近的節點(diǎn)是 20 nm，那么 FinFETs 只不過(guò)是一種漸進(jìn)的變化。BEOL 沒(méi)有新的內容，物理設計在很大程度上仍舊保持不變，而 EDA 工具負責執行必要的分析。

革命性

圖 2 更加真實(shí)地描述出了 FinFET，用弧形代替了之前示例中的方框和平面。大部分設計人員都同意，預測這種結構的電氣性能需要重大創(chuàng )新。器件及其互連周?chē)碾妶?chǎng)比他們在傳統 MOSFET 中遇到的要復雜得多。另外，FinFET 器件的驅動(dòng)能力比同樣尺寸的 MOSFET 更強，這意味著(zhù)設計人員在預測電氣行為方面將需要更高的精確度。為滿(mǎn)足這些要求，就需要新的技術(shù)來(lái)進(jìn)行器件和其互連的建模。

圖 2：弧形結構的 FinFET 圖示(TEM 圖片來(lái)源：ChipWorks;仿真來(lái)源：Gold Standard Simulations Ltd.)

另外，從模擬或 IP 設計人員的角度來(lái)看，上述設計方法(鰭片由晶圓代工廠(chǎng)實(shí)施)并非首選模型。這些設計人員希望能獲得更大的自由度，以減少滲漏、匹配驅動(dòng)能力、提高頻率響應以及推動(dòng)電氣和幾何限制，而這些都是固定鰭片無(wú)法做到的。根據其性質(zhì)，這種設計是定制的，而無(wú)法控制鰭片數量或大小對于其中很多設計人員來(lái)說(shuō)是非常別扭。

對于從 28 nm 或以上工藝跳到 FinFET 工藝的定制、模擬或 IP 設計人員來(lái)說(shuō)，這種設計是革命性的，但不一定是字面上的“全新改良”。雖然有工具創(chuàng )新來(lái)緩和這種過(guò)渡，進(jìn)行這種設計的方法與其習慣的設計手法相比可能更顯嚴格。采用傳統 MOSFET 工藝，這些設計人員設計定制化的晶體管包括定制其尺寸和方向。對于 FinFET，設計人員將通過(guò)更少的變量來(lái)達成所需的電氣響應。有人懷疑是否可以通過(guò) FinFET 工藝來(lái)完成先進(jìn)的模擬設計，而關(guān)于此問(wèn)題，已經(jīng)有很多人討論過(guò)了。答案是肯定的，但需要對設計方法進(jìn)行重大改變，且可能需要更多的實(shí)驗。

參考文獻

¹ http://www.intel.com/content/www/us/en/silicon-innovations/intel-22nm-technology.html

² http://www.eetimes.com/document.asp?doc_id=1319511

³ http://www.samsung.com/global/business/semiconductor/news-events/press-releases/detail?newsId=12461

http://www.globalfoundries.com/technology/14XM.aspx

⁴ https://www.semiwiki.com/forum/content/1403-double-patterning-technology-dac.html